第一章逻辑代数基础.ppt

,参考书:数字电子技术基础 (第四版)阎石主编,第一章 逻辑代数基础知识,学习要点： 二进制、二进制与十进制的相互转换 逻辑代数的基本概念、公式与定理 逻辑函数化简 几种常用逻辑函数的表示及其相互转换,一、 数字电路,模拟信号：在时间上和数值上连续的信号。,数字信号：在时间上和数值上不连续的（即离散的）信号。,u,u,模拟信号波形,数字信号波形,t,t,对模拟信号进行传输、处理的电子线路称为模拟电路。,对数字信号进行传输、处理的电子线路称为数字电路。,1、数字信号和数字电路,概述,（1）工作信号是二进制的数字信号，在时间上和数值上是离散的（不连续），反映在电路上就是低电平和高电平两种状态（即0和1两个逻辑值）。 （2）在数字电路中，研究的主要问题是电路的逻辑功能，即输入信号的状态和输出信号的状态之间的关系。 （3）对组成数字电路的元器件的精度要求不高，只要在工作时能够可靠地区分0和1两种状态即可。,2、数字电路的特点,3、数字电路的分类,（2）按所用器件制作工艺的不同：数字电路可分为双极型（TTL型）和单极型（MOS型）两类。,（3）按照电路的结构和工作原理的不同：数字电路可分为组合逻辑电路和时序逻辑电路两类。组合逻辑电路没有记忆功能，其输出信号只与当时的输入信号有关，而与电路以前的状态无关。时序逻辑电路具有记忆功能，其输出信号不仅和当时的输入信号有关，而且与电路以前的状态有关。,（1）按集成度分类：数字电路可分为小规模（SSI，每片数十器件）、中规模（MSI，每片数百器件）、大规模（LSI，每片数千器件）和超大规模（VLSI，每片器件数目大于1万）数字集成电路。集成电路从应用的角度又可分为通用型和专用型两大类型。,（1）数制：表示数的大小时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成方法以及从低位到高位的进位规则称为数制。,二、 数制及其相互转换,（2）基 数：数制的基数，就是在该数制中每一位可能用到的数码个数。,（3） 位 权（位的权数）：在某一数制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。,数码为：09；基数是10。 运算规律：逢十进一，即：9110。 十进制数的权展开式：,1、十进制, ,×,× ,× ,× ,103、102、101、100称为十进制的权。各数位的权是10的幂。,同样的数码在不同的数位上代表的数值不同。,任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称权展开式。,即：(5555)105×103 5×1025×1015×100,又如：(209.04)10 2×102 0×1019×1000×1014 ×102,2、二进制,数码为：0、1；基数是2。 运算规律：逢二进一，即：1110。 二进制数的权展开式： 如：(101.01)2 1×22 0×211×200×211 ×22 (5.25)10,加法规则：0+0=0，0+1=1，1+0=1，1+1=10 乘法规则：0.0=0， 0.1=0 ，1.0=0，1.1=1,运算规则,各数位的权是的幂,二进制数只有0和1两个数码，它的每一位都可以用电子元件来实现，且运算规则简单，相应的运算电路也容易实现。,数码为：07；基数是8。 运算规律：逢八进一，即：7110。 八进制数的权展开式： 如：(207.04) 8 2×82 0×817×800×814 ×82 (135.0625)10,3、八进制,4、十六进制,数码为：09、AF；基数是16。 运算规律：逢十六进一，即：F110。 十六进制数的权展开式： 如：(D8.A)16 13×161 8×16010 ×161(216.625)10,各数位的权是8的幂,各数位的权是16的幂,小结,一般地，N进制需要用到N个数码，基数是N；运算规律为逢N进一。 如果一个N进制数M包含位整数和位小数，即 (an-1 an-2 a1 a0 · a1 a2 am)N 则该数的权展开式为： (M)N an-1×Nn-1 an-2 ×Nn-2 a1×N1 a0 ×N0a1 ×N-1a2 ×N-2 am×N-m 由权展开式很容易将一个N进制数转换为十进制数。,（1）二进制数转换为八进制数： 将二进制数由小数点开始，整数部分向左，小数部分向右，每3位分成一组，不够3位补零，则每组二进制数便是一位八进制数。,将N进制数按权展开，即可以转换为十进制数。,（1）二进制数与八进制数的相互转换,1 1 0 1 0 1 0 . 0 1,0 0,0, (152.2)8,（2）八进制数转换为二进制数：将每位八进制数用3位二进制数表示。,= 011 111 100 . 010 110,(374.26)8,5、几种常用进制的转换,（2）二进制数与十六进制数的相互转换,1 1 1 0 1 0 1 0 0 . 0 1 1,0 0 0,0, (1D4.6)16,= 1010 1111 0100 . 0111 0110,(AF4.76)16,二进制数与十六进制数的相互转换，按照每4位二进制数对应于一位十六进制数进行转换。,（3）十进制数转换为二进制数,采用的方法 基数连除、连乘法 原理：将整数部分和小数部分分别进行转换。 整数部分采用基数连除法，小数部分 采用基数连乘法。转换后再合并。,整数部分采用基数连除法，先得到的余数为低位，后得到的余数为高位。,小数部分采用基数连乘法，先得到的整数为高位，后得到的整数为低位。,所以：(44.375)10(101100.011)2,采用基数连除、连乘法，可将十进制数转换为任意的N进制数。,用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。,用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为二进制代码。,三、 编码,数字系统只能识别0和1，怎样才能表示更多的数码、符号、字母呢？用编码可以解决此问题。,二-十进制代码：用4位二进制数b3b2b1b0来表示十进制数中的 0 9 十个数码。简称BCD码。,2421码的权值依次为2、4、2、1；余3码由8421码加0011得到；格雷码是一种循环码，其特点是任何相邻的两个码字，仅有一位代码不同，其它位相同。,用四位自然二进制码中的前十个码字来表示十进制数码，因各位的权值依次为8、4、2、1，故称8421 BCD码。,本节小结,数字信号的数值相对于时间的变化过程是跳变的、间断性的。对数字信号进行传输、处理的电子线路称为数字电路。模拟信号通过模数转换后变成数字信号，即可用数字电路进行传输、处理。,日常生活中使用十进制，但在计算机中基本上使用二进制，有时也使用八进制或十六进制。利用权展开式可将任意进制数转换为十进制数。将十进制数转换为其它进制数时，整数部分采用基数除法，小数部分采用基数乘法。利用1位八进制数由3位二进制数构成，1位十六进制数由4位二进制数构成，可以实现二进制数与八进制数以及二进制数与十六进制数之间的相互转换。 二进制代码不仅可以表示数值，而且可以表示符号及文字，使信息交换灵活方便。BCD码是用4位二进制代码代表1位十进制数的编码，有多种BCD码形式，最常用的是8421 BCD码。,事物往往存在两种对立的状态，在逻辑代数中可以抽象地表示为 0 和 1 ，称为逻辑0状态和逻辑1状态。,逻辑代数是按一定的逻辑关系进行运算的代数，是分析和设计数字电路的数学工具。在逻辑代数，只有和两种逻辑值，有与、或、非三种基本逻辑运算，还有或非,与非、与或非、异或四种常用逻辑运算。,逻辑代数中的变量称为逻辑变量，用大写字母表示。逻辑变量的取值只有两种，即逻辑0和逻辑1，0 和 1 称为逻辑常量，并不表示数量的大小，而是表示两种对立的逻辑状态。,逻辑是指事物的因果关系，或者说条件和结果的关系，这些因果关系可以用逻辑运算来表示，也就是用逻辑代数来描述。,1.1 逻辑代数的基本概念、公式和定理,1.1.1 基本和常用逻辑运算,一、三种基本逻辑运算,（1）与逻辑 与逻辑定义为：仅当决定事件（Y）发生的所有条件（A，B，C，）均满足时，事件（Y）才能发生。表达式为：,开关A，B串联控制灯泡Y,这种把所有可能的条件组合及其对应结果一一列出来的表格叫做真值表。,将开关接通记作1，断开记作0；灯亮记作1，灯灭记作0。可以作出如下表格来描述与逻辑关系：,功能表,实现与逻辑的电路称为与门。与门的逻辑符号：,真值表,逻辑符号,（2）或逻辑 或逻辑定义为：当决定事件（Y）发生的各种条件（A，B，C，)中，只要有一个或多个条件具备，事件（Y）就发生。表达式为：,开关A，B并联控制灯泡Y,实现或逻辑的电路称为或门。或门的逻辑符号：,Y=A+B,真值表,功能表,逻辑符号,（3）非逻辑 非逻辑指的是逻辑的否定。当决定事件（Y）发生的条件（A）满足时，事件不发生；条件不满足，事件反而发生。表达式为：,开关A控制灯泡Y,实现非逻辑的电路称为非门。非门的逻辑符号：,A断开，灯亮。,A接通，灯灭。,真值表,功能表,逻辑符号,二、常用的逻辑运算,（1）与非运算：逻辑表达式为：,（2）或非运算：逻辑表达式为：,（3）异或运算：逻辑表达式为：,（4） 与或非运算：逻辑表达式为：,三、逻辑函数及其相等概念,（1）逻辑表达式：由逻辑变量和与、或、非3种运算符连接起来所构成的式子。在逻辑表达式中，等式右边的字母A、B、C、D等称为输入逻辑变量，等式左边的字母Y称为输出逻辑变量，字母上面没有非运算符的叫做原变量，有非运算符的叫做反变量。,（2）逻辑函数：如果对应于输入逻辑变量A、B、C、的每一组确定值，输出逻辑变量Y就有唯一确定的值，则称Y是A、B、C、的逻辑函数。记为,注意：与普通代数不同的是，在逻辑代数中，不管是变量还是函数，其取值都只能是0或1，并且这里的0和1只表示两种不同的状态，没有数量的含义。,（3）逻辑函数相等的概念：设有两个逻辑函数,它们的变量都是A、B、C、，如果对应于变量A、B、C、的任何一组变量取值，Y1和Y2的值都相同，则称Y1和Y2是相等的，记为Y1=Y2。,若两个逻辑函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全相同，则这两个函数一定相等。因此，要证明两个逻辑函数是否相等，只要分别列出它们的真值表，看看它们的真值表是否相同即可。,证明等式：,1.1.2 逻辑代数的公式、定理和规则,一、逻辑代数的公式和定理,（1）常量之间的关系,（2）基本公式,分别令A=0及A=1代入这些公式，即可证明它们的正确性。,（3）基本定理,利用真值表很容易证明这些公式的正确性。如证明A·B=B·A：,(A+B)(A+C)=AA+AB+AC+BC,分配率A(B+C)=AB+AC,=A+AB+AC+BC,等幂率AA=A,=A(1+B+C)+BC,分配率A(B+C)=AB+AC,=A+BC,0-1率A+1=1,证明分配率：A+BC=(A+B)(A+C),证明：,（4）常用公式,分配率A+BC=(A+B)(A+C),0-1率A·1=1,分配率A(B+C)=AB+AC,0-1率A+1=1,例如，已知等式 ，用函数Y=AC代替等式中的A，根据代入规则，等式仍然成立，即有：,二、逻辑代数运算的基本规则,（1）代入规则：任何一个含有变量A的等式，如果将所有出现A的位置都用同一个逻辑函数代替，则等式仍然成立。这个规则称为代入规则。,（2）反演规则：对于任何一个逻辑表达式Y，如果将表达式中的所有“·”换成“”，“”换成“·”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，那么所得到的表达式就是函数Y的反函数Y（或称补函数）。这个规则称为反演规则。例如：,（3）对偶规则：对于任何一个逻辑表达式Y，如果将表达式中的所有“·”换成“”，“”换成“·”，“0”换成“1”，“1”换成“0”，而变量保持不变，则可得到的一个新的函数表达式Y，Y称为函Y的对偶函数。这个规则称为对偶规则。例如：,对偶规则的意义在于：如果两个函数相等，则它们的对偶函数也相等。利用对偶规则,可以使要证明及要记忆的公式数目减少一半。例如：,注意：在运用反演规则和对偶规则时，必须按照逻辑运算的优先顺序进行：先算括号，接着与运算，然后或运算，最后非运算，否则容易出错。,小结,逻辑代数是分析和设计数字电路的重要工具。利用逻辑代数，可以把实际逻辑问题抽象为逻辑函数来描述，并且可以用逻辑运算的方法，解决逻辑电路的分析和设计问题。 与、或、非是3种基本逻辑关系，也是3种基本逻辑运算。与非、或非、与或非、异或则是由与、或、非3种基本逻辑运算复合而成的4种常用逻辑运算。 逻辑代数的公式和定理是推演、变换及化简逻辑函数的依据。,1.2 .1 逻辑函数的标准与或式和最简式,一个逻辑函数的表达式可以有与或表达式、或与表达式、与非-与非表达式、或非-或非表达式、与或非表达式5种表示形式。,一种形式的函数表达式相应于一种逻辑电路。尽管一个逻辑函数表达式的各种表示形式不同，但逻辑功能是相同的。,1.2 逻辑函数的化简方法,一、标准与或表达式（最小项之和的形式）,（1）最小项：如果一个函数的某个乘积项包含了函数的全部变量，其中每个变量都以原变量或反变量的形式出现，且仅出现一次，则这个乘积项称为该函数的一个标准积项，通常称为最小项。,3个变量A、B、C可组成8个最小项：,（2）最小项的表示方法：通常用符号mi来表示最小项。下标i的确定：把最小项中的原变量记为1，反变量记为0，当变量顺序确定后，可以按顺序排列成一个二进制数，则与这个二进制数相对应的十进制数，就是这个最小项的下标i。,3个变量A、B、C的8个最小项可以分别表示为：,（3）最小项的性质：,任意一个最小项，只有一组变量取值使其值为1。,全部最小项的和必为1。,任意两个不同的最小项的乘积必为0。,（4）逻辑函数表示成最小项之和的方法,任何一个逻辑函数都可以表示成唯一的一组最小项之和，称为标准与或表达式，也称为最小项表达式,如果列出了函数的真值表，则只要将函数值为1的那些最小项相加，便是函数的最小项表达式。,将真值表中函数值为0的那些最小项相加，便可得到反函数的最小项表达式。,二、 逻辑函数的最简表达式,（1）最简与或表达式,乘积项最少、并且每个乘积项中的变量也最少的与或表达式。,最简与或表达式,（2）最简与非-与非表达式,非号最少、并且每个非号下面乘积项中的变量也最少的与非-与非表达式。,在最简与或表达式的基础上两次取反,用摩根定律去掉下面的非号,（3）最简或与表达式,括号最少、并且每个括号内相加的变量也最少的或与表达式。,求出反函数的最简与或表达式,利用反演规则写出函数的最简或与表达式,（4）最简或非-或非表达式,非号最少、并且每个非号下面相加的变量也最少的或非-或非表达式。,求最简或与表达式,两次取反,（）最简与或非表达式,非号下面相加的乘积项最少、并且每个乘积项中相乘的变量也最少的与或非表达式。,求最简或非-或非表达式,用摩根定律去掉下面的非号,用摩根定律去掉大非号下面的非号,1.2.2 逻辑函数的公式化简法,一、并项法,逻辑函数的公式化简法就是运用逻辑代数的基本公式、定理和规则来化简逻辑函数。,若两个乘积项中分别包含同一个因子的原变量和反变量，而其他因子都相同时，则这两项可以合并成一项，并消去互为反变量的因子。,运用摩根定律,运用分配律,运用分配律,逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。,二、吸收法,如果乘积项是另外一个乘积项的因子，则这另外一个乘积项是多余的。,运用摩根定律,（）利用公式，消去多余的项。,如果一个乘积项的反是另一个乘积项的因子，则这个因子是多余的。,三、配项法,（）利用公式，为某项配上其所能合并的项。,四、消去冗余项法,例：化简函数,解：,例：化简函数,解：先求出Y的对偶函数Y，并对其进行化简。,求Y的对偶函数，便得的最简或与表达式。,练习化简：,1.2.3 逻辑函数的图形化简法,一、卡诺图的构成,逻辑函数的图形化简法是将逻辑函数用卡诺图来表示，利用卡诺图来化简逻辑函数。,将逻辑函数真值表中的最小项重新排列成矩阵形式，并且使矩阵的横方向和纵方向的逻辑变量的取值按照格雷码的顺序排列，这样构成的图形就是卡诺图。,卡诺图的特点是任意两个相邻的最小项在图中也是相邻的。（相邻项是指两个最小项只有一个因子互为反变量，其余因子均相同，又称为逻辑相邻项） 。,每个2变量的最小项有两个最小项与它相邻,每个3变量的最小项有3个最小项与它相邻,每个4变量的最小项有4个最小项与它相邻,最左列的最小项与最右列的相应最小项也是相邻的,最上面一行的最小项与最下面一行的相应最小项也是相邻的,两个相邻最小项可以合并消去一个变量,逻辑函数化简的实质就是相邻最小项的合并,二、逻辑函数在卡诺图中的表示,（1）逻辑函数是以真值表或者以最小项表达式给出：在卡诺图上那些与给定逻辑函数的最小项相对应的方格内填入1，其余的方格内填入0。,m1,m3,m4,m6,m7,m11,m14,m15,例：有错吗？,（2）逻辑函数以一般的逻辑表达式给出：先将函数变换为与或表达式（不必变换为最小项之和的形式），然后在卡诺图上与每一个乘积项所包含的那些最小项（该乘积项就是这些最小项的公因子）相对应的方格内填入1，其余的方格内填入0。,变换为与或表达式,说明：如果求得了函数的反函数，则对反函数中所包含的各个最小项，在卡诺图相应方格内填入0，其余方格内填入1。,三、卡诺图的性质,（1）任何两个（21个）标1的相邻最小项，可以合并为一项，并消去一个变量（消去互为反变量的因子，保留公因子）。,（2）任何4个（22个）标1的相邻最小项，可以合并为一项，并消去2个变量。,（3）任何8个（23个）标1的相邻最小项，可以合并为一项，并消去3个变量。,小结：相邻最小项的数目必须为2的n次方个才能合并为一项，并消去n个变量。包含的最小项数目越多，即由这些最小项所形成的圈越大，消去的变量也就越多，从而所得到的逻辑表达式就越简单。这就是利用卡诺图化简逻辑函数的基本原理。,四、图形法化简的基本步骤,逻辑表达式或真值表,卡诺图,1,1,合并最小项,圈越大越好，但每个圈中标的方格数目必须为 个。同一个方格可同时画在几个圈内，但每个圈都要有新的方格，否则它就是多余的。不能漏掉任何一个标的方格。,最简与或表达式,冗余项,2,2,3,3,将代表每个圈的乘积项相加,两点说明：, 在有些情况下，最小项的圈法不只一种，得到的各个乘积项组成的与或表达式各不相同，哪个是最简的，要经过比较、检查才能确定。,不是最简,最简, 在有些情况下，不同圈法得到的与或表达式都是最简形式。即一个函数的最简与或表达式不是唯一的。,1.2.4 含约束项的逻辑函数的化简,随意项：函数可以随意取值（可以为0，也可以为1）或不会出现的变量取值所对应的最小项称为随意项，也叫做约束项或无关项。,一、含约束项的逻辑函数,例如：判断一位十进制数是否为偶数。,输入变量A，B，C，D取值为00001001时，逻辑函数Y有确定的值，根据题意，偶数时为1，奇数时为0。,A，B，C，D取值为1010 1111的情况不会出现或不允许出现，对应的最小项属于随意项。用符号“”、“×”或“d”表示。,随意项之和构成的逻辑表达式叫做 随意条件或约束条件，用一个值恒为 0 的条件等式表示。,含有随意条件的逻辑函数可以表示成如下形式：,二、含约束项的逻辑函数的化简,在逻辑函数的化简中，充分利用随意项可以得到更加简单的逻辑表达式，因而其相应的逻辑电路也更简单。在化简过程中，随意项的取值可视具体情况取0或取1。具体地讲，如果随意项对化简有利，则取1；如果随意项对化简不利，则取0。,不利用随意项的化简结果为：,利用随意项的化简结果为：,三、变量互相排斥的逻辑函数的化简,在一组变量中，如果只要有一个变量取值为1，则其它变量的值就一定为0，具有这种制约关系的变量叫做互相排斥的变量。变量互相排斥的逻辑函数也是一种含有随意项的逻辑函数。,简化真值表,小结,逻辑函数的化简有公式法和图形法等。公式法是利用逻辑代数的公式、定理和规则来对逻辑函数化简，这种方法适用于各种复杂的逻辑函数，但需要熟练地运用公式和定理，且具有一定的运算技巧。图形法就是利用函数的卡诺图来对逻辑函数化简，这种方法简单直观，容易掌握，但变量太多时卡诺图太复杂，图形法已不适用。在对逻辑函数化简时，充分利用随意项可以得到十分简单的结果。,1.3.1 逻辑函数的表示方法,一、真值表,真值表：是由变量的所有可能取值组合及其对应的函数值所构成的表格。,真值表列写方法：每一个变量均有0、1两种取值，i个变量共有2i种不同的取值，将这2i种不同的取值按顺序（一般按二进制递增规律）排列起来，同时在相应位置上填入函数的值，便可得到逻辑函数的真值表。,例如：当A=B=1、或则B=C=1时，函数Y=1；否则Y=0。,1.3 逻辑函数的表示方法及其相互转换,二、逻辑表达式,逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。,函数的标准与或表达式的列写方法：将函数的真值表中那些使函数值为1的最小项相加，便得到函数的标准与或表达式。,三、卡诺图,卡诺图：是由表示变量的所有可能取值组合的小方格所构成的图形。,逻辑函数卡诺图的填写方法：在那些使函数值为1的变量取值组合所对应的小方格内填入1，其余的方格内填入0，便得到该函数的卡诺图。,四、逻辑图,逻辑图：是由表示逻辑运算的逻辑符号所构成的图形。,五、波形图,波形图：是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。, , , , , , , , , ,1.3.2 逻辑函数表示方法之间的转换,一、由真值表到逻辑图的转换,真值表,逻辑表达式或卡诺图,1,1,最简与或表达式,化简,2,或,2,画逻辑图,3,最简与或表达式,B,A,A,C,AC,Y,B,A,A,C,Y,若用与非门实现，将最简与或表达式变换乘最简与非-与非表达式,3,二、由逻辑图到真值表的转换,逻辑图,逻辑表达式,1,1,最简与或表达式,化简,2,2,从输入到输出逐级写出,最简与或表达式,3,真值表,3,本节小结,逻辑函数可用真值表、逻辑表达式、卡诺图、逻辑图和波形图5种方式表示，它们各具特点，但本质相通，可以互相转换。 对于一个具体的逻辑函数，究竟采用哪种表示方式应视实际需要而定。 在使用时应充分利用每一种表示方式的优点。由于由真值表到逻辑图和由逻辑图到真值表的转换，直接涉及到数字电路的分析和设计问题，因此显得更为重要。,LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY and2 IS PORT(a, b : IN STD_LOGIC; y: OUT STD_LOGIC); END and2; ARCHITECTURE one OF and2 IS BEGIN y= a and b; END one;,1.4 EDA技术的基础知识,1.4.1 VHDL语言基础,例：,LIBRARY是关键词，表示打开IEEE库。 库是用来存放可编译设计单元的地方。 设计单元是一些元件、程序包等，他们可以用作其他VHDL描述的资源，是设计者可以共享的已经编译好的设计结果的集合。 USE IEEE.STD_LOGIC_1164.ALL使用IEEE库中的STD_LOGIC_1164程序包中的所有内容。 库的说明语句格式为： LIBRARY 库名 使用库中某个程序包的说明语句格式为： USE 库名.程序包.ALL。 除了IEEE库还有STD、ASIC、WORK、用户自定义库,LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL,ENTITY 、 IS、 PORT、END 都是描述实体的关键词 实体用于实现设计单元的端口说明，用 ENTITY引导，格式为：ENTITY 实体名 IS 最后用END 实体名结束对实体的描述; 端口说明是对实体的一组端口定义，即对设计单元的外部接口的描述，用PORT引导，并在语句的结尾加分号“；”。 格式为： PORT （端口名，端口名：端口模式 数据类型； 端口名，端口名：端口模式 数据类型； ） 端口模式：用来定义引脚上的数据传送方向，常用的有IN、OUT、INOUT、BUFER 数据类型：是端口传送数据的表达格式或取值类型，常用的有：INTEGER、REAL、BIT、BIT_VECTOR、BOOLEAN、CHARCTER、STRING 实体名端口名：一般不用数字或中文，不用EDA工具库中已存在的元件名,ENTITY and2 IS PORT(a, b : IN STD_LOGIC; y: OUT STD_LOGIC); END and2;,ARCHITECTURE、 OF、 IS、BEGIN、和END都是描述结构体的关键词 结构体用于描述设计单元的内部结构和功能，建立输入与输出之间的关系。 其语法结构中 结构体说明语句用来说明结构体内部功能描述语句中要用到的信号、常数、数据类型、函数，如果没有这些内部的对象需要说明，则可以省略 功能描述语句：对设计单元的功能描述。例题中y= a and b实现的是与逻辑的功能。这里y、a、b属于信号，是数据对象中的一种，还有还有两种数据对象分别是常量和变量。 = 是信号的赋值符号，变量和常量都用：=赋值，and是与逻辑的操作符，其他逻辑操作符还有or、 nand、nor、xor、xnor、not;,ARCHITECTURE one OF and2 IS BEGIN y= a and b; END one;,结构体的语法结构为： ARCHITECTURE 结构体名 OF 实体名 IS 结构体说明语句 BEGIN 功能描述语句 END 结构体名,1、设计输入 输入方式有图形输入、文本输入、波形输入和符号输入等,例：文本输入 （1）打开MAX+plus 的主菜单:点击图示快捷图案,1.4.2 MAX+plus的应用,一、MAX+plus 的系统安装,二、MAX+plus 的设计流程,（2）在主菜单中单击“File”“New”.选择“Text Editor file”打开文件编辑窗口,例：设计一个二输入的与门,LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY and2 IS PORT(a, b : IN STD_LOGIC; y: OUT STD_LOGIC); END and2; ARCHITECTURE one OF and2 IS BEGIN y= a and b; END one;,二输入的与门的VHDL文本为:,在文本编辑框中输入程序后如图所示,（3）保存文件 注意：保存文件时一定要选择“vhd”的文件后缀，文件名与实体名相同；保存文件的文件夹不能用中文命令。,编辑修改已存盘的程序时，open后除了选择文件所在的磁盘和文件夹。还要选择文件的编辑方式。即在“Show in File List”中选择“Text Editor files”并选后缀名为.vhd,2.新建一个项目 在主菜单中选择“File”“Project”“Name” 选择要建立项目的VHDL文件名,3.进行编译、修改错误,选择合适的器件 目的:检查语法或逻辑等方面的错误.产生多种格式的数据文件.,方法：选择主菜单“MAX+plus ”的“Complier”子窗口。点击“Start”开始编译,4.波形分析-仿真 目的:检查设计功能是否符合要求,步骤: (1)建立波形输入文件 方法:在主菜单中单击“File”“New”.选择“Waveform Editor File(.scf)”打开波形编辑窗口如图示,在主菜单中,点击“Node”选择“Enter Nodes from SNF”在随后出现的对话框中单击“List”按钮,看到“Available Nodes & Groups”中的设计输入输出信号后单击”=”按钮完成信号的选择.如图所示,单击“OK”按钮,波形编辑器窗口变为,从菜单“file”中选择“save”,保存”“and2.scf”文件,(2)为输入信号建立输入波形 设置最大仿真时间:从菜单“file”中选择“end time”,将最大仿真时间设置为1.0ms 设置网格(可以编辑的最小时间单位):选择主菜单的“option”选项下的“grid size”,将网格的大小设置为100us 输入波形:点击“name”区中所要输入波形的信号名.被选种的信号将变为黑色.左面会有为信号赋值的工具条出现.在工具条中选择要输入的信号即可.例在“name”区中点击b,并在工具条中选择时钟信号.在出现对话框后单击“OK”.即生成b的输入波形是周期为200us 的方波.若要在某一段输入要求的波形只要用鼠标点击起始位置后拖到终点,然后在工具条中选择需要输入的信号即可,例在“name”区中点击b,并在工具条中选择时钟信号.在出现对话框后单击“OK”.即生成b的输入波形是周期为200us 的方波.,若要在某一段输入要求的波形只要用鼠标点击起始位置后拖到终点,然后在工具条中选择需要输入的信号即可,(3)运行仿真器,进行时序仿真 从菜单“MAX+plus ”选择“simulator”,打开仿真器如图所示.单击“start”,开始仿真.仿真完毕后单击“open scf”就打开了仿真结果的波形,参考书:数字电子技术基础(第四版)阎石主编,第一、二次习题答案: 1/(3) (1101)2 =1×23 +1×22 +0×21 +1×20 (4) (0110)2 =0×23 +1×22 +1×21 +0×20 3/(3) (4) (01100110)2=(102)10 (01000100)2=(68)10 4/(3) (4) (65)10 =(1000001)2 (73)10 =(1001001)2 7/(3) 000、010、011、100、101、110 (4) 011 100 101 8/(3) 9/(3)(4)略 13/(3)(4)略,第一、二次习题答案: 15/(3)（4） 17/(3)(4) 20/(3)(4) 1 A 21/(3)(4),