时序逻辑电路分析和设计.pps

第5章 时序逻辑电路,概述,5.2 计数器,5.1 时序逻辑电路的分析和设计,5.3 寄存器,一、 时序逻辑电路的特点,在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。,时序电路必然 具有记忆功能，因 而组成时序电路的 基本单元是触发器。,概述,输出方程： 状态方程： 驱动方程：,二、 时序电路的逻辑功能表示方法 1.逻辑表达式,2.状态（转换）图 分式的分子为电路的输入状态，分母为电路的输出状 态。状态的转换是在时钟CP的作用下实现的。,一个具体的状态转换图 箭头为状态的转换方向，斜线下方为电路的输出信号。电路状态的转换是在CP的作用下实现的。,3. 状态转换表、卡诺图和时序图,(1) 状态转换表,一个具体的状态转换表,次态/输出,(2) 卡诺图,(3) 时序图,三、时序逻辑电路的分类 1.按逻辑功能划分： 寄存器、计数器、存储器、脉冲发生器等。,2.按状态变化划分：同步、异步。,对于同步时序逻辑电路，存储电路中所有的触发器由一个统一的时钟脉冲源控制。,对于异步时序逻辑电路，存储电路中所有的触发器不是由一个统一的时钟脉冲源控制。,同步 时序逻辑电路,异步时序逻辑电路,3.按输出信号的特性划分： (1)Moore型：其输出仅取决于电路的现态，而与电路的输入无关；,(2)Mealy型：其输出不仅与现态有关，而且还与电路的输入有关；,Moore型电路的状态转换图,输入/输出,状态,状态转换方向,电路的输出仅取决于电路现态,Mealy型电路的状态转换图,输入/输出,状态,状态转换方向,电路的输出不仅与现态有关，而且还与电路的输入有关；,5.1 时序电路的分析和设计方法,时序电路的分析目的： 分析给定的时序电路的逻辑功能。 时序电路的设计目的： 根据给定的具体逻辑问题，求出实现这一逻辑功能的逻辑电路。 时序电路分类： 同步时序电路和异步时序电路。,一、时序逻辑电路分析的一般步骤,时钟方程：每个触发器的时钟信号逻辑表达式； 输出方程：时序电路各个输出信号的逻辑表达式； 驱动方程：每个触发器同步输入信号的逻辑表达式（如：D；J、K；R、S；T 等的逻辑表达式）。 状态方程：将各个触发器的驱动方程代入各自的特性方程中，即可得出时序电路的状态方程；,5.1.1 时序逻辑电路的分析方法,1.根据给定的逻辑电路图，写出以下方程：,2.状态计算 将电路输入和现态的各种可能取值代入状态方程和输出方程进行计算，求出相应的次态和输出；,3. 画出在时钟CP作用下的状态转换图、状态转换表、时序波形图；,4. 电路功能说明。,写电路的输出方程,二、时序逻辑电路的分析举例,例5.1.1试分析如图所示时序逻辑电路的逻辑功能。,【解】1.写方程式,时钟方程：,CP0=CP1=CP2=CP,输出方程：,驱动方程：,状态方程：,注意：上述状态方程均是在CP下降沿到来时有效！,状态转换图,2. 状态计算,状态转换表,0,1,Q0,Q1,Q2,Y,0,0,0,0,0,0,0,0,0,0,0,0,0,1,1,1,1,1,1,1,1,1,0,1,1,时序波形图,由状态转换表、状态转换图和时序波形图可见， 在6个时钟CP作用之后，电路回到初始状态，故该 电路实现的是一个六进制计数器，且不可以自启动。,3. 分析电路的逻辑功能,4. 有效循环、无效循环及自启动问题： (1)有效状态与有效循环： 在时序电路中，凡是被利用了的状态都称为有效状 态；凡是由有效状态形成的循环都称为有效循环。 (2)无效状态与无效循环： 在时序电路中，凡是未被利用的状态都称为无效状 态；凡是由无效状态形成的循环都称为无效循环。 (3)自启动问题： 若在时序电路中存在无效状态，但未形成循环，在 时钟的作用下可以自动地转换到有效状态，这样的时序 电路就称为可以自启动的时序电路；若在时序电路中存 在无效状态，且形成了循环，这样的时序电路就称为不 可以自启动的时序电路。,可以实现自启动的时序电路,不可以实现自启动的时序电路,例. 设电路初始状态为“000”，试画出下图时序电路 的状态转换图和时序图，分析电路功能并判断能否自启动。,5.1.2 时序逻辑电路的设计方法,（一）逻辑抽象，建立原始状态转换图（表）,一、 时序逻辑电路设计的一般步骤,时序逻辑电路的设计就是给定设计要求，该要求可以是一段文字，也可以是状态转换图，然后设计并画出满足该要求的时序电路。,直接从设计命题得到的状态图，是用逻辑语言来表达命题的，是设计所依据的原始资料，称为原始状态图。建立原始状态图的过程，就是对设计要求的分析过程，只有对设计要求的逻辑功能有了清楚了解之后，才能建立起正确的原始状态图。,1、分析给定的逻辑问题，确定输入变量、输出变量 以及电路的状态数。 2、定义输入、输出逻辑状态的含意，并将电路状态 顺序编号。 3、按照题意列出电路的原始状态转换表或画出原始状态转换图。,建立原始状态图时，主要应遵循确保逻辑功能的正确性，而状态数的多少不是在此步考虑的问题，在下一步的状态化简中，可将多余的状态消掉（状态合并）。,逻辑抽象，建立原始状态转换图（表）,例：检测连续输入3个及3个以上“1”的原始状态转换表,原始状态转换图,在做原始状态图时，为确保功能的正确性，遵循 “宁多勿漏”的原则。因此，所得的原始状态图或状态表可 能包含有多余的状态，使状态数增加，将导致下列结果： 系统所需触发器级数增多； 触发器的激励电路变得复杂； 故障增多。 因此，状态化简，减少状态数对降低系统成本和电路 的复杂性，提高可靠性均有好处。所谓状态化简，就是将 等价的状态进行合并，用最少的状态，完成所需完成的逻 辑功能。,（二）状态化简，得出最简状态转换图（表）,1.等价状态：在原始状态图（表）中，若在所有的输入条件下，两个状态（例如S1和S2）输出相同、要转换的次态也相同，则称状态S1和S2是等价状态，记作 S1 S2。 2.状态化简：凡是等价的状态都可以合并为一个状态，这样即可得到最简状态转换图（表）。 3.等价状态具有传递性，即：若S1 S2，S2 S3，则有S1 S3。,例如：由下列原始状态表可见，S2和S3为等价状态，因此它们可以合并为一个状态S2 ，这样即可得到最简状态转换表。,原始状态表,最简状态转换表,（三）状态分配，画出用二进制进行编码后的状态图,状态分配是指将化简后的状态表中的各个状态 用二进制代码来表示，因此，状态分配有时又称 为状态编码。电路的状态通常是用触发器的状态 来表示的。,若电路有4个状态S0、S1、S2、S3 ，则该电路应选用两级触发器Q1和Q0，它们有4种状态：“00”、“01”、“10”、“11”，因此对S0、S1、S2、S3的状态分配方式有多种，分配方案不同，设计结果也不一样。 最佳状态分配方案应该是：逻辑电路简单，且电路具有自启动能力。,1.确定二进制代码的位数：若已知状态数为M，则用下列公式来确定二进制代码的位数n:,2.对状态进行二进制编码分配 编码原则： 从现态上来看：对于给定的输入条件下两个 现态的次态相同，则这两个现态应进行逻辑上相邻的 状态分配；,从次态上来看：同一个现态，在逻辑上相邻的两 个输入下，它们的次态不同，则这两个次态应进行逻辑上 相邻的状态分配；,从输出上来看：对输出相同的现态应进行逻辑 上相邻的状态分配；,若不能同时满足上述三个原则时，应按照 的优先顺序进行编码分配。,（四）选定触发器类型并求出时钟方程、输出方程和状态方程,1.选择触发器：一般情况下均选择上升沿触发或下降沿触发的JK触发器或D触发器，触发器的个数应等于二进制代码的位数。,2.求时钟方程： 同步方案：CPi=CP(i=0,1,2,，n1）； 异步方案：先由状态图（表）画出时序图，然后 根据各触发器的翻转要求来确定CPi；,3.求输出方程（注意利用约束项） 公式法：由状态图（表）中找出使输出为1的现 态与输入的组合，写出输出的标准与或表达式，然后 利用公式法进行化简； 图形法：由状态图（表）画出输出的卡诺图， 找出输出为1的现态与输入的组合，进行化简。,（2）采用异步方案： 方法与同步方案相同，但要注意一些特殊的约束项的 确认与处理： 在CP到来使电路状态转换时不具备时钟条件的触发 器，则该时刻电路的现态所对应的最小项也可以作为约束 项来处理。,4.求状态方程（注意利用约束项） （1）采用同步方案： 公式法：由状态图（表）找出使次态为1的现态 与输入的组合，写出次态的标准与或表达式，然后利 用公式法进行化简； 图形法：由状态图（表）画出次态卡诺图，找出 使次态为1的现态与输入的组合，进行化简。,（五）求驱动方程（激励函数表达式） 1.变换状态方程，使之与所选用触发器的特性方程的形式一致；,2. 根据变量相等、系数相等则方程一定相等的原则，比较变形后的状态方程和所选用触发器的特性方程，求出驱动方程。 对于D触发器，由于 ，故要求状态方程尽量简单。,对于JK触发器，由于 ，故常用以下三种变换形式： （1） ，则令Ji=X，Ki=Y； （2） ，则令Ji=X，Ki=1； （3） ，则令Ji=1，Ki=1； 若 的表达式中无 或 ，则应将其乘上（ ）。,（六）画逻辑电路图 1. 先画出触发器，并进行必要的编号(如FFi等)； 2. 根据求出的时钟方程、驱动方程和输出方程进行 电路连线。,（七）检查电路功能是否正确及能否自启动 注意：计算时应选用变形后的状态方程，虽然其本 身不一定是最简。,时序电路设计步骤,画逻辑电路图,画出全状态图， 检查设计，如不 符合要求，重新设计,二、设计举例,例5.1.2状态转换图如下所示，试设计一个同步 时序逻辑电路实现之。,由于已经给出了二进制编码的状态转换图，故可以直接由设计步骤的第四步开始进行设计工作。, 设计原则和一般步骤 步骤： （一）逻辑抽象，得出状态转换图（表） （二）状态化简 （三）状态分配,（四）选定触发器类型并求出时钟方程、输出方程和状态方程 （五）求驱动方程（激励函数表达式） （六）画逻辑电路图 （七）检查电路功能是否正确及能否自启动 注意：计算时应选用变形后的状态方程，虽然其本身不一定是最简。,第四步:选定触发器类型并求出时钟方程、输出方程和状态方程 选择个下降沿触发的边沿JK触发器； 由于题意指定为同步时序电路，故时钟方程为： CP0=CP1=CP2=CP； 由状态转换图可得输出方程为： 利用约束项可以得到输出方程的最简形式为：,求状态方程,由状态图画出电路的次态卡诺图，然后写出各个触发器的次态方程，即可得出电路状态方程。,第五步： 求驱动方程,则可得：,则可得：,则可得：,约束项,第六步： 画逻辑电路图,CP0=CP1=CP2=CP,由上述步骤所求得的时钟方程、输出方程和驱动方程，即可画出逻辑电路图：,时钟方程:,输出方程:,驱动方程:,1,CP,CP0=CP1=CP2=CP,画逻辑电路图,第六步： 检查电路功能是否正确及能否自启动,输出方程:,状态方程:,注意：计算时应选用化简后的输出方程和变形后的状态方程，虽然它们本身不一定是最简。 将无效状态110和111代入输出方程和状态方程，由此即可判断电路功能是否正确及能否自启动。,可以自启动。,(有效状态),全状态图,110,111,0,1,由该全状态图可见，电路的输出仅取决于现态，而与输入无关，故该电路是一Moore型的时序逻辑电路，为可以自启动的六进制加法计数器。,