1、课程编号：ELC06011 北京理工大学2010-2011学年第二学期2009级数字电子技术基础B 期末试题A卷注：试题答案必须书写在答题纸上，在试题和草稿纸上答题无效。班级 学号 姓名 成绩 一、（20分）填空1在如下门电路中，哪些输出端能够直接互连 bcde 。若输出端不能互连，为什么？ 输出都呈现低阻抗，如果相连，如果一个门工作在高电平，一个门工作在低电平，会使两个门内部形成过电流而损坏器件67 a） 普通TTL门电路；b）普通CMOS门电路；c）OC门；d）三态输出门；e）OD门。2一个4位D/A转换器的分辨率为 1/15 1/（2n-1） ，若参考电压VREF = 6V，当输入码为0
2、110时，输出电压为 6/16*(8*0+4*1+2*1+1*0)=2 V。3存储容量为2K8位的随机存储器，地址线为 11（2的几次方就是十几根） 根，数据线为 8 根；若用1K4位的RAM来实现上述存储容量，需要4 片。4A/D转换器一般需要经过采样、保持、 量化 、 编码 4个过程。5单稳态触发器输出脉冲的频率取决于 ，输出脉冲的宽度取决于 。6施密特触发器有 2 个稳定状态，单稳态触发器有 1 个稳定状态，多谐振荡器 0 个稳定状态。7ROM设计的组合逻辑电路如图T1所示，写出逻辑函数和的表达式。= (m1,m2,m6) ，= (m0,m1,m5) 。图T1二、（10分） 将下列各式化
3、简为最简与或式，方法不限。 1 2，约束条件：答案略三、（10分） 已知图T3中（a）（b）（c）为TTL门电路，（d）（e）为CMOS门电路，分别写出各电路的输出状态（0或1或高阻）或输出表达式。 （a） 高电平 VL代表低电平（b）cmos，ABCD （c）高阻 （d） CMOS 高阻 （e）高电平图T3四、（10分） 试用一片4位并行加法器74LS283（图T4）和异或门设计一个加/减法运算电路。当控制信号M=0时，实现输入的两个四位二进制数相加（Y3Y2Y1Y0=A3A2A1A0+B3B2B1B0）；当M=1时，实现输入的两个四位二进制数相减（Y3Y2Y1Y0=A3A2A1A0-B3B
4、2B1B0）。图T4关键：减法为补码+1异或异或异或异或MA B C D五、（10分）编码器74LS148和数据选择器74LS151构成的逻辑电路如图T5所示， 当输入，试分别写出所示电路输出F的表达式（要求有分析过程）。74LS148和74LS151功能表分别如表T5-1和T5-2所示。表T51 74LS151功能表输入输出 Y100000D00001D10010D20011D30100D40101D50110D60111D7 图T5 表 T52 74LS148功能表输入输出11111101111111111101000001000100110001101010001110111000111
5、110010001111110110001111111101000111111111110个人建议将常用器件逻辑关系式记下来可以知道74LS148编码器，74LS151数据选择器对于数据选择器简单可知，例如输出D0就是A2A1A0,对于D1就是A2A1A0那么我们简单写出其逻辑表达式F=EN(D0A1A2A0+D1A2A1A0.略)接下来是编码器观察其输出为0的点Y2=I7+I6I7+I5 I6I7+I4 I5 I6I7其余同理，不做赘述分别代入D0-D7，得到输出六、（15分）电路如图T6所示，其中，。1说明555定时器构成电路的名称，计算输出的频率，并计算输出的占空比q。多谐振荡器，占空比
6、q=R1/(R1+R2) f=1/(R1+2*R2)*C *ln22分析由触发器FF0、FF1、FF2构成的时序电路的功能，要求写出驱动方程、状态方程，输出方程，画出状态转换图，检查电路能否自启动，并说明电路功能。图T6首先是D触发器，=D先写出Q0，Q1，Q2，以及D0，D1，D2D0=Q1Q2 D1=Q1Q2 D2=Q0Q2= = = 列出真值表000001001010010011011100100000弥补不全的101010110010111100画出状态转换图因为形成环路，可以自启动功能相当于五进制计数器输出Y=七、（15分）图T7所示是用两片四位同步二进制加法计数器74LS161接成
7、的计数器。74LS161的功能表见表T7所示。1 试分析电路接成的是几进制计数器，两片之间是几进制？2 是同步计数器还是异步计数器？异步（CP非同一时钟）3 输出与脉冲的频率比？ 1:164 画出第二片74LS161（II）的状态转换图。图T7表T7 74LS161的功能表其中： 片I的Q2与片II的Q2都为1时置零，片1进位时激活片2，那就是说片I从0000-1111片2走1，不难看出片2为0100时，片1为0100时置零，那就是4X16+4=68位，片1为16位，片II为4位 八、（10分）试用JK触发器设计一个三位计数器，其状态转换表如表T8所示。（要求写明设计过程）。 计数顺序电路状态进位输出C000001001020110301004110051110610107100180000 表T8参考书上P156进位CO=Q2Q1Q0利用JK触发器 =J+K根据时序图做卡诺图000111100001（对应n+1）0110101101000100101111观察JK触发器公式我们分别对Q2，Q1，Q0Q2000111100000110111= Q0=Q0=Q1+Q1代入J2=1 K2= Q0J1=Q0 K1=1J0=Q1 K0=Q1连接略CO.我是红领巾，别谢我 （注：可编辑下载，若有不当之处，请指正，谢谢!）
