高速PCB布线问题.pdf

个人中心我的主页好友chencnna|装扮|设置|退出 添加 设置 文章 相册 HOHO 搭讪 对味 照片PK 转贴 投票 测试 礼物 宠物 汽汽汽汽 汽汽汽 汽汽汽汽汽 网页游戏 转贴 如何转贴? 问题反馈 热门转贴最新转贴好友的转贴我的转贴 peture的转贴转贴 peture的 相关转贴: TC35 接收中文短信 pdu TC35与电脑连接电路图 与单片机 连接 USB转串口下载器制作 空间管理员招募声明 ZT 高质量PCB设计 来自: chiyudetuzi 第一转贴: peture 时间: 2010-06-11 17:17 评论: 0条 投票: 0次 本贴转贴: 0 累计转贴: 1 高速PCB布线问题 1、如何处理实际布线中的一些理论冲突的问题 问：在实际布线中，很多理论是相互冲突的； 例如： 1。处理多个模/数地的接法：理论上是应该相互隔离的，但在实际的小型化、高密度布 线中，由于空间的局限或者绝对的隔离会导致小信号模拟地走线过长，很难实现理论的接法。 我的做法是：将模/数功能模块的地分割成一个完整的孤岛，该功能模块的模/数地都连接在这一 个孤岛上。再通过沟道让孤岛和“大”地连接。不知这种做法是否正确？ 2。理论上晶振与CPU的连线应该尽量短，由于结构布局的原因，晶振与CPU的连线比较长、比 较细，因此受到了干扰，工作不稳定，这时如何从布线解决这个问题？诸如此类的问题还有很 多，尤其是高速PCB布线中考虑EMC、EMI问题，有很多冲突，很是头痛，请问如何解决这些 冲突？ 答：1. 基本上, 将模/数地分割隔离是对的。 要注意的是信号走线尽量不要跨过有分割的 地 方(moat), 还有不要让电源和信号的回流电流路径(returning current path)变太大。 2. 晶振是模拟的正反馈振荡电路, 要有稳定的振荡信号, 必须满足loop gain与phase的规范, 而这 模拟信号的振荡规范很容易受到干扰, 即使加ground guard traces可能也无法完全隔离干扰。 而且离的太远, 地平面上的噪声也会影响正反馈振荡电路。 所以, 一定要将晶振和芯片的距离进 可能靠近。 3. 确实高速布线与EMI的要求有很多冲突。但基本原则是因EMI所加的电阻电容或ferrite bead, 不能造成信号的一些电气特性不符合规范。 所以, 最好先用安排走线和PCB叠层的技巧来解决 或减少EMI的问题, 如高速信号走内层。 最后才用电阻电容或ferrite bead的方式, 以降低对信号 的伤害。 2。在高速设计中，如何解决信号的完整性问题？差分布线方式是如何实现的？对于只有一个输 出端的时钟信号线，如何实现差分布线？ 答：信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻 抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决 的方式是靠端接(termination)与调整走线的拓朴。差分对的布线有两点要注意，一是两条线的长 度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平 行。平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相邻 两层(over-under)。一般以前者side-by-side 实现的方式较多。 要用差分布线一定是信号源和接 收端也都是差分信号才有意义。所以对只有一个输出端的时钟信号是无法使用差分布线的。 3。关于高速差分信号布线 问：在pcb上靠近平行走高速差分信号线对的时候，在阻抗匹配的情况下，由于两线的相互耦 合，会带来很多好处。但是有观点认为这样会增大信号的衰减，影响传输距离。是不是这样， 为什么？我在一些大公司的评估板上看到高速布线有的尽量靠近且平行，而有的却有意的使两 线距离忽远忽近，我不懂那一种效果更好。我的信号1GHz以上，阻抗为50欧姆。在用软件计算 时，差分线对也是以50欧姆来计算吗？还是以100欧姆来算？接收端差分线对之间可否加一匹配 电阻？ 答：会使高频信号能量衰减的原因一是导体本身的电阻特性 (conductor loss), 包括集肤效 应(skin effect), 另一是介电物质的dielectric loss。这两种因子在电磁理论分析传输线效 应(transmission line effect)时, 可看出他们对信号衰减的影响程度。差分线的耦合是会影响各自 的特性阻抗, 变的较小, 根据分压原理(voltage divider)这会使信号源送到线上的电压小一点。 至 chencnna 消息 个人中心个人中心 分享酷六视频，赢手机大奖 于, 因耦合而使信号衰减的理论分析我并没有看过, 所以我无法评论。 对差分对的布线方式应该 要适当的靠近且平行。所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数。需要平行也是因为要保持差分阻抗的一致性。 若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。 差分阻抗的计算是 2(Z11 - Z12), 其中, Z11是走线本身的特性阻抗, Z12是两条差分线 间因为耦合而产生的阻抗, 与线距有关。 所以, 要设计差分阻抗为100欧姆时, 走线本身的特性阻 抗一定要稍大于50欧姆。 至于要大多少, 可用仿真软件算出来。 4。问：要提高抗干扰性，除了模拟地和数字地分开只在电源一点连接，加粗地线和电源线外， 希望专家给一些好的意见和建议！ 答：除了地要分开隔离外, 也要注意模拟电路部分的电源, 如果跟数字电路共享电源, 最好要加滤 波线路。 另外, 数字信号和模拟信号不要有交错, 尤其不要跨过分割地的地方(moat)。 5。 关于高速PCB设计中信号层空白区域敷铜接地问题 问：在高速PCB设计中，信号层的空白区域可以敷铜，那么多个信号层的敷铜是都接地好呢， 还是一半接地，一半接电源好呢？ 答：般在空白区域的敷铜绝大部分情况是接地。 只是在高速信号线旁敷铜时要注意敷铜与信号 线的距离， 因为所敷的铜会降低一点走线的特性阻抗。 也要注意不要影响到它层的特 性阻抗， 例如在dual stripline的结构时。 6。 高速信号线的匹配问题 问：在高速板(如p4的主板)layour，为什么要求高速信号线(如cpu数据，地址信号线）要匹配? 如果不匹配会带来什么隐患？其匹配的长度范围（既信号线的时滞差）是由什么因素决定的， 怎样计算？ 答：要求走线特性阻抗匹配的主要原因是要避免高速传输线效应(transmission line effect)所引 起的反射(reflection)影响到信号完整性(signal integrity)和延迟时间(flight time)。也就是说如果 不匹配，则信号会被反射影响其质量。所有走线的长度范围都是根据时序(timing)的要求所订出 来的。影响信号延迟时间的因素很多，走线长度只是其一。P4要求某些信号线长度要在某个范 围就是根据该信号所用的传输模式(common clock或source synchronous)下算得的timing margin，分配一部份给走线长度的允许误差。 至于， 上述两种模式时序的计算， 限于时间与 篇幅不方便在此详述， 请到下列网址http:/developer.intel.com/design/Pentium4/guides 下 载“Intel Pentium 4 Processor in the 423-pin Package/Intel 850 Chipset Platform Design Guide“。 其中 “Methodology for Determining Topology and Routing Guideline“章节内有详 述。 7。 问： 在高密度印制板上通过软件自动产生测试点一般情况下能满足大批量生产的测试要求 吗?添加测试点会不会影响高速信号的质量？ 答：一般软件自动产生测试点是否满足测试需求必须看对加测试点的规范是否符合测试机具的 要求。另外，如果走线太密且加测试点的规范比较严，则有可能没办法自动对每段线都加上测 试点，当然，需要手动补齐所要测试的地方。至于会不会影响信号质量就要看加测试点的方式 和信号到底多快而定。基本上外加的测试点(不用线上既有的穿孔(via or DIP pin)当测试点)可能 加在线上或是从线上拉一小段线出来。前者相当于是加上一个很小的电容在线上，后者则是多 了一段分支。这两个情况都会对高速信号多多少少会有点影响，影响的程度就跟信号的频率速 度和信号缘变化率(edge rate)有关。影响大小可透过仿真得知。原则上测试点越小越好(当然还 要满足测试机具的要求)分支越短越好。 8。如何选择PCB板材?如何避免高速数据传输对周围模拟小信号的高频干扰,有没有一些设计的 基本思路? 谢谢 答：选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气 和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。 例如，现在常用的FR-4材质，在几个GHz的频率时的介质损dielectric loss会对信号衰减有很大 的影响，可能就不合用。就电气而言，要注意介电常数(dielectric constant)和介质损在所设计的 频率是否合用。避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串 扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加 ground guard/shunt traces在 模拟信号旁边。还要注意数字地对模拟地的噪声干扰。 9。众所周知PCB板包括很多层，但其中某些层的含义我还不是很清 楚。mechanical，keepoutlayer,topoverlay, bottomoverlay, toppaste,bottompaste,topsolder,bottomsolder,drillguide,drilldrawing,multilayer 这些层不知道它 们的确切含义。希望您指教。 答：在EDA软件的专门术语中，有很多不是有相同定义的。以下就字面上可能的意义来解释。 Mechnical: 一般多指板型机械加工尺寸标注层 Keepoutlayer: 定义不能走线、打穿孔(via)或摆零件的区域。这几个限制可以独立分开定义。 Topoverlay: 无法从字面得知其意义。多提供些讯息来进一步讨论。 Bottomoverlay: 无法从字面得知其意义。可多提供些讯息来进一步讨论。 Toppaste: 顶层需要露出铜皮上锡膏的部分。 Bottompaste: 底层需要露出铜皮上锡膏的部分。 Topsolder: 应指顶层阻焊层，避免在制造过程中或将来维修时可能不小心的短路 Bottomsolder: 应指底层阻焊层。 Drillguide: 可能是不同孔径大小，对应的符号，个数的一个表。 Drilldrawing: 指孔位图，各个不同的孔径会有一个对应的符号。 Multilayer: 应该没有单独这一层，能指多层板，针对单面板和双面板而言。 10。一个系统往往分成若干个PCB，有电源、接口、主板等，各板之间的地线往往各有互连， 导致形成许许多多的环路，产生诸如低频环路噪声，不知这个问题如何解决？ 答：各个PCB板子相互连接之间的信号或电源在动作时，例如A板子有电源或信号送到B板子， 一定会有等量的电流从地层流回到A板子 (此为Kirchoff current law)。这地层上的电流会找阻抗 最小的地方流回去。所以，在各个不管是电源或信号相互连接的接口处，分配给地层的管脚数 不能太少，以降低阻抗，这样可以降低地层上的噪声。另外，也可以分析整个电流环路，尤其 是电流较大的部分，调整地层或地线的接法，来控制电流的走法(例如，在某处制造低阻抗，让 大部分的电流从这个地方走)，降低对其它较敏感信号的影响。 11。（1）能否提供一些经验数据、公式和方法来估算布线的阻抗。（2）当无法满足阻抗匹配 的要求时，是在信号线的末端加并联的匹配电阻好，还是在信号线上加串联的匹配电阻好。 （3）差分信号线中间可否加地线 答： 1.以下提供两个常被参考的特性阻抗公式： a.微带线(microstrip) Z=87/sqrt(Er+1.41)ln5.98H/(0.8W+T) 其中，W为线宽，T为走线的铜皮厚度，H为走线到 参考平面的距离，Er是PCB板材质的介电常数(dielectric constant)。此公式必须 在0.1100MHz）高密度PCB设计中的技巧? 答：在设计高速高密度PCB时，串扰(crosstalk interference)确实是要特别注意的，因为它对时 序(timing)与信号完整性(signal integrity)有很大的影响。以下提供几个注意的地方： 1.控制走线特性阻抗的连续与匹配。 2.走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号 完整性的影响，找出可容忍的最小间距。不同芯片信号的结果可能不同。 3.选择适当的端接方式。 4.避免上下相邻两层的走线方向相同，甚至有走线正好上下重迭在一起，因为这种串扰比同层相 邻走线的情形还大。 5.利用盲埋孔(blind/buried via)来增加走线面积。但是PCB板的制作成本会增加。 在实际执行时确实很难达到完全平行与等长，不过还是要尽量做到。除此以外，可以预留差分 端接和共模端接，以缓和对时序与信号完整性的影响。 20电源滤波的讲究 问：请问，模拟电源处的滤波经常是用LC电路。但是，我发现有时LC比RC滤波效果差，请问 这是为什么，滤波时选用电感，电容值的方法是什么？ 答; LC与RC滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。因为电感的感 抗(reactance)大小与电感值和频率有关。如果电源的噪声频率较低，而电感值又不够大，这时 滤波效果可能不如RC。但是，使用RC滤波要付出的代价是电阻本身会耗能，效率较差，且要 注意所选电阻能承受的功率。 电感值的选用除了考虑所想滤掉的噪声频率外，还要考虑瞬时电流的反应能力。如果LC的输出 端会有机会需要瞬间输出大电流，则电感值太大会阻碍此大电流流经此电感的速度，增加纹波 噪声(ripple noise)。 电容值则和所能容忍的纹波噪声规范值的大小有关。纹波噪声值要求越小，电容值会较大。而 电容的ESR/ESL也会有影响。 另外，如果这LC是放在开关式电源(switching regulation power)的输出端时，还要注意此LC所 产生的极点零点(pole/zero)对负反馈控制(negative feedback control)回路稳定度的影响。 21. 多个数/模地的接法 问：当一块PCB板中有多个数/模功能块时，常规做法是要将数/模地分开，并分别在一点相连。 这样，一块 PCB板上的地将被分割成多块，而且如何相互连接也大成问题。但有人采用另外一 种办法，即在确保数/模分开布局，且数/模信号走线相互不交叉的情况下，整个PCB板地不做分 割，数/模地都连到这个地平面上，这样做有何道理，请专家指教。 答将数/模地分开的原因是因为数字电路在高低电位切换时会在电源和地产生噪声，噪声的大小 跟信号的速度及电流大小有关。如果地平面上不分割且由数字区域电路所产生的噪声较大而模 拟区域的电路又非常接近，则即使数模信号不交叉，模拟的信号依然会被地噪声干扰。也就是 说数模地不分割的方式只能在模拟电路区域距产生大噪声的数字电路区域较远时使用。另外， 数模信号走线不能交叉的要求是因为速度稍快的数字信号其返回电流路径(return current path)会尽量沿着走线的下方附近的地流回数字信号的源头，若数模信号走线交叉，则返回电流 所产生的噪声便会出现在模拟电路区域内 22线路板设计与EMC！ 问：线路板设计如果考虑EMC，必定提高不少成本。请问如何尽可能的答道EMC要求，又不致 带太大的成本压力？谢谢。 答： PCB板上会因EMC而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了ferrite bead、choke等抑制高频谐波器件的缘故。除此之外，通常还是需搭配其它机构上的屏蔽结构 才能使整个系统通过EMC的要求。以下仅就PCB板的设计技巧提供几个降低电路产生的电磁辐 射效应。 1、尽可能选用信号斜率(slew rate)较慢的器件，以降低信号所产生的高频成分。 2、注意高频 器件摆放的位置，不要太靠近对外的连接器。 3、注意高速信号的阻抗匹配，走线层及其回流电流路径(return current path)， 以减少高频的反 射与辐射。 4、在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意 电容的频率响应与温度的特性是否符合设计所需。 5、对外的连接器附近的地可与地层做适当分割，并将连接器的地就近接到chassis ground。 6、可适当运用ground guard/shunt traces在一些特别高速的信号旁。但要注意guard/shunt traces对走线特性阻抗的影响。 7、电源层比地层内缩20H，H为电源层与地层之间的距离。 23GSM 手机PCB设计 问 ： 请问专家GSM手机PCB设计有什么要求和技巧? 答： 手机PCB设计上的挑战在于两个地方：一是板面积小，二是有RF的电路。因为可用的板面 积有限，而又有数个不同特性的电路区域，如RF电路、电源电路、 话音模拟电路、一般的数字 电路等，它们都各有不同的设计需求。 1、首先必须将RF与非RF的电路在板子上做适当的区隔。因为RF的电源、地、及阻抗设计规范 较严格。 2、因为板面积小，可能需要用盲埋孔(blind/buried via)以增加走线面积。 3、注意话音模拟电路的走线，不要被其它数字电路，RF电路等产生串扰现象。 除了拉大走线 间距外，也可使用ground guard trace抑制串扰。 4、适当做地层的分割， 尤其模拟电路的地要特别注意，不要被其它电路的地噪声干扰。 5、注意各电路区域信号的回流电流路径(return current path)， 避免增加串扰的可能性。 24：pcb设计中需要注意哪些问题？ 答PCB设计时所要注意的问题随着应用产品的不同而不同。就象数字电路与仿真电路要注意的 地方不尽相同那样。以下仅概略的几个要注意的原则。 1、PCB层叠的决定；包括电源层、地层、走线层的安排，各走线层的走线方向等。这些都会影 响信号品质，甚至电磁辐射问题。 2、电源和地相关的走线与过孔(via)要尽量宽，尽量大。 3、不同特性电路的区域配置。良好的区域配置对走线的难易，甚至信号质量都有相当大的关 系。 4、要配合生产工厂的制造工艺来设定DRC (Design Rule Check)及与测试相关的设计(如测试 点)。其它与电气相关所要注意的问题就与电路特性有绝对的关系，例如，即便都是数字电路， 是否注意走线的特性阻抗就要视该电路的速度与走线长短而定。 24：pcb设计中需要注意哪些问题？ 答PCB设计时所要注意的问题随着应用产品的不同而不同。就象数字电路与仿真电路要注意的 地方不尽相同那样。以下仅概略的几个要注意的原则。 1、PCB层叠的决定；包括电源层、地层、走线层的安排，各走线层的走线方向等。这些都会影 响信号品质，甚至电磁辐射问题。 2、电源和地相关的走线与过孔(via)要尽量宽，尽量大。 3、不同特性电路的区域配置。良好的区域配置对走线的难易，甚至信号质量都有相当大的关 系。 4、要配合生产工厂的制造工艺来设定DRC (Design Rule Check)及与测试相关的设计(如测试 点)。其它与电气相关所要注意的问题就与电路特性有绝对的关系，例如，即便都是数字电路， 是否注意走线的特性阻抗就要视该电路的速度与走线长短而定。 25有关高速PCB设计中的EMC、EMI问题 问：在高速PCB设计时我们使用的软件都只不过是对设置好的EMC、EMI规则进行检查，而设 计者应该从那些方面去考虑EMC、EMI的规则呢怎样设置规则呢我使用的是CADENCE公司的 软件。 答：一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面. 前者归属于 频率较高的部分(30MHz)后者则是较低频的部分(30MHz). 所以不能只注意高频而忽略低频的 部分. 一个好的EMI/EMC设计必须一开始布局时就要考虑到器件的位置, PCB迭层的安排, 重要联机的 走法, 器件的选择等, 如果这些没有事前有较佳的安排, 事后解决则会事倍功半, 增加成本. 例如时 评论(0) 钟产生器的位置尽量不要靠近对外的连接器, 高速信号尽量走内层并注意特性阻抗匹配与参考层 的连续以减少反射, 器件所推的信号之斜率(slew rate)尽量小以减低高频成分, 选择去耦 合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声. 另外, 注意高频 信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loop impedance尽量小)以减少辐射. 还可以用分割地层的方式以控制高频噪声的范围. 最后, 适当的选择PCB与外壳的接地 点(chassis ground)。 26关于PCB设计中的阻抗匹配问题 问：在高速PCB设计时为了防止反射就要考虑阻抗匹配，但由于PCB的加工工艺限制了阻抗的 连续性而仿真又仿不到，在原理图的设计时怎样来考虑这个问题？另外关于IBIS模型，不知在 那里能提供比较准确的IBIS模型库。我们从网上下载的库大多数都不太准确，很影响仿真的参 考性。 答：在设计高速PCB电路时，阻抗匹配是设计的要素之一。而阻抗值跟走线方式有绝对的关 系，例如是走在表面层(microstrip)或内层(stripline/double stripline)，与参考层(电源层或地层)的 距离，走线宽度，PCB材质等均会影响走线的特性阻抗值。也就是说要在布线后才能确定阻抗 值。一般仿真软件会因线路模型或所使用的数学算法的限制而无法考虑到一些阻抗不连续的布 线情况，这时候在原理图上只能预留一些terminators(端接)，如串联电阻等，来缓和走线阻抗不 连续的效应。真正根本解决问题的方法还是布线时尽量注意避免阻抗不连续的发生。 IBIS模型的准确性直接影响到仿真的结果。基本上IBIS可看成是实际芯片I/O buffer等效电路的 电气特性资料，一般可由SPICE模型转换而得 (亦可采用测量，但限制较多)，而SPICE的资料 与芯片制造有绝对的关系，所以同样一个器件不同芯片厂商提供，其SPICE的资料是不同的， 进而转换后的IBIS模型内之资料也会随之而异。也就是说，如果用了A厂商的器件，只有他们有 能力提供他们器件准确模型资料，因为没有其它人会比他们更清楚他们的器件是由何种工艺做 出来的。如果厂商所提供的IBIS不准确， 只能不断要求该厂商改进才是根本解决之道。 27 PCB设计工具比较 问：请问就你个人观点而言：针对模拟电路（微波、高频、低频）、数字电路（微波、高频、 低频）、模拟和数字混合电路（微波、高频、低频），目前PCB设计哪一种EDA工具有较好的 性能价格比（含仿真）？可否分别说明。 答：限于本人应用的了解，无法深入地比较EDA工具的性能价格比，选择软件要按照所应用范 畴来讲，我主张的原则是够用就好。 常规的电路设计，INNOVEDA 的 PADS 就非常不错，且有配合用的仿真软件，而这类设计往 往占据了70%的应用场合。在做高速电路设计，模拟和数字混合电路，采用Cadence的解决方 案应该属于性能价格比较好的软件，当然Mentor的性能还是非常不错的，特别是它的设计流程 管理方面应该是最为优秀的。 以上观点纯属个人观点！ 28关于数/模分开布局与智能布局 问：当一个系统中既存在有RF小信号，又有高速时钟信号时，通常我们采用数/模分开布局，通 过物理隔离、滤波等方式减少电磁干扰，但是这样对于小型化、高集成以及减小结构加工成本 来说当然不利，而且效果仍然不一定满意，因为不管是数字接地还是模拟接地点，最后都会接 到机壳地上去，从而使得干扰通过接地耦合到前端，这是我们非常头痛的问题，想请教专家这 方面的措施。 答：既有RF小信号，又有高速时钟信号的情况较为复杂，干扰的原因需要做仔细的分析，并相 应的尝试用不同的方法来解决。要按照具体的应用来看，可以尝试一下以下的方法。 0：存在RF小信号，高速时钟信号时，首先是要将电源的供应分开，不宜采用开关电源，可以 选用线性电源。 1：选择RF小信号，高速时钟信号其中的一种信号，连接采用屏蔽电缆的方式，应该可以。 2：将数字的接地点与电源的地相连（要求电源的隔离度较好）,模拟接地点接到机壳地上。 3：尝试采用滤波的方式去除干扰。 来自: http:/hi.baidu.com/chiyudetuzi/blog/item/6475e90181eff300728da51f.html