数字电子电路课件第6章6.6.ppt

时序逻辑电路的设计，就是要求设计者根据具体的逻辑 问题要求，设计出完成这一逻辑功能要求的电路。 6.3.1 时序逻辑电路设计的一般步骤： （一） 建立原始状态转移表（图） （二）简化原始状态转移表（图） （三）状态分配（状态编码） （四）求驱动方程、输出方程 （六）画逻辑电路图 （五）检查能否自启动 6.3 时序逻辑电路设计 肖 锑 映 矣 魁 推 到 胖 震 宦 恕 策 刃 径 栗 饲 烛 至 陛 琶 未 待 沙 室 咐 铡 室 天 抓 才 演 聪 数 字 电 子 电 路 课 件 第 6 章 6 . 6 数 字 电 子 电 路 课 件 第 6 章 6 . 6 首先是根据设计要求，分析清楚电路的输入和输出，确 定有多少种输入信息需要“记忆”，对每一种需要“记忆”的输 入信息规定一种状态来表示，根据输入的条件和输出的要求 确定状态之间的关系，从而构成原始状态图（表）。 （一） 建立原始状态转移表（图） 原始状态图（表）是用图形和表格的形式将设计要求描 述下来。这是设计时序逻辑电路关键的一步，是以下设计 的依据。 构成原始状态图和原始状态表的方法： 访 盔 贬 淑 熊 祝 藏 爸 碱 磷 键 退 律 卑 蝴 莲 攫 脉 纤 碍 脑 逞 曹 启 僧 胎 菜 拇 声 沦 晌 民 数 字 电 子 电 路 课 件 第 6 章 6 . 6 数 字 电 子 电 路 课 件 第 6 章 6 . 6 例6-5 设计用来检测二进制输入序列的检测电路，当 输入 序列中连续输入4位数码均为 1 时，电路输出1。 解: 做出其原始状态图和原始状态表 101110 011 001 111 010 100 FE D C B GH A 000 0 0 1 1 1 0 0 0 0 0 0 1 1 1 1 1 /0 /0 /0 /0 /0 /0 /0 /0 /1 /0 /0 /0 /0 /0 /0 /0 A/0 C/0 G/0 B/0 F/0 H/0 C/0 E/0 G/0 B/0 F/0 H/1 A/0 E/0 D/0 D/0 H G F E D C B A 1 0 S(t) N(t) X /Z 豺 菲 莉 萨 杭 滁 隔 讲 蛙 芬 盲 跑 找 揽 湾 盲 捕 碾 沽 黔 羌 粟 调 果 骡 惺 摇 阿 皆 麦 禄 吩 数 字 电 子 电 路 课 件 第 6 章 6 . 6 数 字 电 子 电 路 课 件 第 6 章 6 . 6 DCBA 01 11111 0 1 0 0 0 11 1/0 /0/0 /0 /1 /0 /0 /0 D/1 C/0 B/0A/0 A/0 A/0 A/0 D/0 A B C D 01 S N/ZX 笑 札 吭 帜 宝 执 均 芒 凰 谣 预 鼎 刮 锣 愉 思 串 烯 肮 趋 蜕 漓 察 逝 蔡 渠 镰 申 玉 熙 郴 木 数 字 电 子 电 路 课 件 第 6 章 6 . 6 数 字 电 子 电 路 课 件 第 6 章 6 . 6 111 1 1 0 0 0 0 S0 01 S1S2 11 S3 111 S4 1110 S5 11100 0S6 111001 /0 /0/0/0/0/0 /0 /0 /0 1/0 0/1 /0 0/0 1/0 例： 解： 设计巴克码1110010序列信号检测 器，收到此信号输出1，否则输出0。 S0/0S1/0 S2/0 S3/0 S3/0 S1/0 S6/0 S2/0S7/1 S0/0 S5/0 S4/0 S0/0 S0/0 建立原始状态转移图（表） X S S1 S0 S2 S3 S4 S5 S6 01 N/Z 卢 旦 夏 展 粮 蒜 苏 疯 驳 猩 好 达 豆 穗 惠 盖 灰 牲 询 荐 撩 三 婪 六 竞 况 顽 霜 谆 找 睡 蛛 数 字 电 子 电 路 课 件 第 6 章 6 . 6 数 字 电 子 电 路 课 件 第 6 章 6 . 6 完全描述状态转移表的状态简化： 几个基本概念：（P.208） 1当两个状态“等价”，则这两个状态可以合并为一个状态。 两个状态等价的条件： 1. 在所有输入条件下，两个状态对应的输出完全相同。 2. 在所有输入条件下，两个状态的状态转移效果完全相同。 这两个条件： 若满足条件1，则说明这两个状态有可能等价， 若不满足条件1，则肯定不是等价状态。 再看是否满足条件 2。 （二）简化原始状态转移表（图） 埠 勘 远 增 增 遵 苇 丽 墟 溃 辜 嗽 杏 钟 搁 富 款 债 压 爱 较 钻 坞 今 樱 铁 网 盆 邱 九 耗 水 数 字 电 子 电 路 课 件 第 6 章 6 . 6 数 字 电 子 电 路 课 件 第 6 章 6 . 6 2 转移效果相同 下一状态一一对应相同 1 . 次(新)态相同 ; . 次(新)态=原态 ; . 次(新)态互换 ; S1 状态 S3S2 状态 S4 若： S3 和 S4 等价，则 S1 和 S2 也等价 S3 和 S4 不等价，则 S1 和 S2 也不等价 所以：S3、S4 等价是 S1 、S2 等价的隐含条件。 S1、S2 状态对和 S3 、S4 状态对互为隐含条件。 3 等价状态有传递性： 若 S1 和 S2 等价， S2 和 S3 等价， 则 S1 和 S3 也等价。 2 3 算 镍 富 舱 突 绥 捡 希 帆 什 埠 铺 槐 掐 攒 欲 巷 丹 磺 寿 织 杆 闺 铃 部 樊 绦 成 钉 剩 台 瑟 数 字 电 子 电 路 课 件 第 6 章 6 . 6 数 字 电 子 电 路 课 件 第 6 章 6 . 6 AC BD AE BF CE DF AG BH CG DH EG FH AC BD AE BF AG BH AC BD CE DF CG DH AC BD AE BF CE DF BG HF AE BF CE DF 化简步骤： 建立隐含表找等价状态对。 对于例6-5： 横向去尾 H 纵向去头 A 每个小方格代表一个状态对。 A B C D E F G B C D E F G H ACAE AG BF CECGEG 等价状态对： A/0 C/0 G/0 B/0 F/0 H/0 C/0 E/0 G/0 B/0 F/0 H/1 A/0 E/0 D/0 D/0 H G F E D C B A 1 0 S(t) N(t)X /Z 瘩 朴 遮 吐 漾 终 琶 睹 堰 徊 琼 橡 凿 亲 为 仑 铲 奎 芹 歉 清 枫 篡 妒 掷 家 瓶 羌 层 啥 隘 儒 数 字 电 子 电 路 课 件 第 6 章 6 . 6 数 字 电 子 电 路 课 件 第 6 章 6 . 6 将等价类集中的各等价类中的状态合并， 即令ACEG合并为状态 a ， 最后得到原始状态表 的简化状态表。 a/0b/0 a/0 a/0 a/0 d/0 h/0 h/1 (BF) 合并为状态 b ， (D) 合并为状态 d ， (H) 合并为状态 h 。 找最大状态集： 在等价状态集中，任意两个状态都是等价的。 (AC)，(AE)，(AG)， (CE)，(CG)，(EG)六组等价对， A,C,E,G 四状态两两等价,所以组成最大等价状态集(ACEG) A/0 C/0 G/0 B/0 F/0 H/0 C/0 E/0 G/0 B/0 F/0 H/1 A/0 E/0 D/0 D/0 H G F E D C B A 1 0 S(t) N(t) X /Z X S 01 a b d h 窟 炒 灯 埃 淫 嘉 陕 浊 效 热 掂 尹 摹 樊 尼 烟 诈 琅 怂 惯 轮 迪 挟 兑 铱 尝 狮 枫 鞋 坍 否 牟 数 字 电 子 电 路 课 件 第 6 章 6 . 6 数 字 电 子 电 路 课 件 第 6 章 6 . 6 （三）状态分配（状态编码） 状态分配：将简化后的状态表中每个状态赋予二进制代码。 （M为状态个数） 2.状态编码 （状态分配） 例6-5中最后化简只有4个状态，所以取N=2 步骤： 1.确定触发器级数N，2N M 妹 内 植 蔚 长 求 嫂 突 漂 惹 哮 板 姜 泽 琢 故 此 哥 丛 玛 屁 劣 弯 庶 卓 黍 懦 照 介 后 乎 镐 数 字 电 子 电 路 课 件 第 6 章 6 . 6 数 字 电 子 电 路 课 件 第 6 章 6 . 6 一般原则： P.224 a j b 则让a，b相邻 (2) 当两个以上状态属于同一状态的次状态时，它们的代码尽 可能安排为相邻代码。 k j i 则让 j，i 相邻 /0 /1 (3) 为了使输出电路结构简单，尽可能使输出相同的状态代码相邻。 通常，以原则（1）为主。 (1)当两个以上状态具有相同的下一状态时，它们的代码尽可 能安排为相邻代码。 敷 识 传 向 屑 茶 哟 匡 爷 莫 号 谗 几 吼 灼 茫 捕 疾 掷 斡 攫 硅 跨 忌 栖 拖 峙 软 墟 则 样 幽 数 字 电 子 电 路 课 件 第 6 章 6 . 6 数 字 电 子 电 路 课 件 第 6 章 6 . 6 由表知： X S 01 a b d h a/0b/0 a/0 a/0 a/0 d/0 h/0 h/1 状态编码为： a=00 b=01 d=11 h=10 将a、b、d、h用二进制码代替， 把状态转换表写成二进制表示的表。 Q2 Q1 / Z n+1n+1 00/0 01/0 11/0 10/0 10/1 00/0 00/0 00/0 X 01 00 01 11 10 Q2Q1 nn 携 尾 引 盯 祟 唁 孟 败 六 愚 堂 遇 霓 苛 回 泥 益 椭 滞 场 忿 蜂 镜 柴 诬 量 爸 吧 吼 蚀 琼 桐 数 字 电 子 电 路 课 件 第 6 章 6 . 6 数 字 电 子 电 路 课 件 第 6 章 6 . 6 作 业 补充作业：用J K触发器设计一个检测101（可重复 ）的序列信号检测器电路。 小 结 1.小规模集成器件设计同步时序逻辑电路的一般步骤。 焕 粱 讲 偶 槛 峭 渊 叭 佯 皑 轴 问 动 峻 钱 努 弛 司 纹 发 熊 随 盏 吁 避 掐 桑 炮 渠 床 杏 贪 数 字 电 子 电 路 课 件 第 6 章 6 . 6 数 字 电 子 电 路 课 件 第 6 章 6 . 6 （四）求驱动方程 1. 若用 JK-FF实现 01 01 00 00 Q1n+1卡诺图 n+1 Q1= J1 n Q1+K1 n Q1 =XQ2 n Q1 n J1=XQ2 n + XQ2 n Q1 n K1=X Q2 n Q2n+1卡诺图 0 0 0 0 0 1 1 1 n+1 Q2= J2 n Q2+K2 n Q2 =XQ1 n Q2 n + XQ2 n J2=XQ1 n K2=X 2. 若用 D-FF实现 n+1 Q1 =D1=XQ2 n n+1 Q2 =D2=XQ1 n + XQ2 n （五）求输出方程 Z=X Q1 n Q2 n X 01 00 01 11 10 Q2Q1 nn X 01 00 01 11 10 Q2Q1 nn 夸 滞 顽 完 搂 滚 豹 肝 皖 兆 羚 辜 吴 痈 污 域 默 惨 腰 敖 乔 宿 罕 喀 寻 减 郸 受 眠 踏 椅 憋 数 字 电 子 电 路 课 件 第 6 章 6 . 6 数 字 电 子 电 路 课 件 第 6 章 6 . 6 （六）画逻辑图 用CT54/74LS195实现 & K J Q2 2 Q1 1 CP X Z Q2 1 & K J 1 Q1 & & & Z “1” CP X CP SRG4 CT54/74195 SH/LD CR D0 D1 D2 D3J Q0 Q1 Q2 Q3 Q3 急 溢 紊 庶 阳 氓 繁 平 怯 禽 侗 始 探 极 萧 缆 冤 坎 究 纯 痔 毛 雏 龚 荒 去 供 债 弥 彼 嫡 尔 数 字 电 子 电 路 课 件 第 6 章 6 . 6 数 字 电 子 电 路 课 件 第 6 章 6 . 6 作 业 补充作业：用J K触发器设计一个检测101（可重复 ）的序列信号检测器电路。 小 结 1.小规模集成器件设计同步时序逻辑电路的一般步骤。 刻 考 棱 噬 漱 嚎 住 鸣 和 蛀 朴 忙 厂 丸 箕 泛 找 疚 掩 昧 汁 桔 未 芍 谋 章 晴 邱 掷 咐 瞩 哆 数 字 电 子 电 路 课 件 第 6 章 6 . 6 数 字 电 子 电 路 课 件 第 6 章 6 . 6