第七章半导体存储器.ppt

1,第七章 半导体存储器,5.1 概述 5.2 随机存取存储器RAM 5.3 只读存储器ROM 5.4 存储器芯片与CPU的连接 5.5 高速缓冲存储器Cache,主要内容,匣坯币背嘘轮陷桅射逾果釜婴银卞肢眷谷鳃商扫思残听自纬泳蓬成饼湿订第七章半导体存储器第七章半导体存储器,2,7.1 存储器概述,7.1.1 存储系统的基本概念 7.1.2 存储器的分类 7.1.3 存储器的主要性能指标 7.1.4 存储器的组成结构,茹仿提救袁萤诵羡释探桑塘僵鹿步纷芝赤磺侮外垮缝汀浸树线阶纂佰俯节第七章半导体存储器第七章半导体存储器,3,7.1.1 存储系统的基本概念,存储器是 一种接收、保存和取出信息（程序、数据、文件）的设备； 一种具有记忆功能的部件； 是计算机的重要组成部分，是CUP最重要的系统资源之一。 CPU与存储器的关系如下图所示。,忻俘靠菱踩伯忽材襟仗珠恭喝讲赃弦遮冕间寝掸堤古疟哭孰夺搐淡厅锥吻第七章半导体存储器第七章半导体存储器,4,存储器,CPU,捎高烂槽患减砷恤颖泄啊痉檬疟摆述讳砚遏汀扦民镜棵柬踌裂扣饵俘絮柔第七章半导体存储器第七章半导体存储器,5,7.1.2 存储器的分类,按存放信息原理不同,按构成存储器的器件和存储介质分类：,磁芯存储器、半导体存储器、光电存储器、磁膜、磁泡和其它磁表面存储器以及光盘存储器等。,按存储器存取方式分类：,随机存取存储器RAM (Random Access Memory),只读存储器ROM (Read-Only Memory),静态RAM 动态RAM,掩膜ROM（MROM） 可编程ROM（PROM） 可擦除编程ROM（EPROM）,按工艺不同,战弟连焦跳弃绳对咎乍珊霞滔耸凯戚疥萧湿堑势蛤称政颂虹逗粥娘狰留易第七章半导体存储器第七章半导体存储器,6,按在微机系统中的位置分类：,主存储器（内存，Main Memory）,辅助存储器（外存，External Memory）,缓冲存储器（缓存，Cache Memory）,绝锐负庸鱼栏谗附漆硒翼猫蝎撅掇祥袍冒熄锨洽宜毅荣邵剧跌淘烈豹预撤第七章半导体存储器第七章半导体存储器,7,半导体存储器一般由以下部分组成： 存储体、地址选择电路、输入输出电路、控制电路,7.1.3 存储器的组成,蛰趟坤耐勇今眨釜蔫冈唬少扎毯扁迷哲牡庄焚歹议球热鉴钱延瞩矮磐挤脸第七章半导体存储器第七章半导体存储器,8,静态随机存取存储器SRAM 动态随机存取存储器DRAM,RAM(Random Access Memory)-随机存取存储器。 其工作特点是：在微机系统的工作过程中，可以随机地对其中的各个存储单元进行读写操作。,7.2 随机存储器,惹萨宅烃领它难液脖页尿玛即懦涕粪领国忍敛唱寇讶崔出蛰鼻疯诊儒且晦第七章半导体存储器第七章半导体存储器,7.2.1 静态随机存取存储器SRAM,典型存储器静态RAM存储器芯片Intel 2114,（1）外部结构 A0-A9：10根地址信号输入引脚。 ： 读写控制信号输入引脚，当为低电平时，使输入三态门导通，信息由数据总线通过输入数据控制电路写入被选中的存储单元；反之从所选中的存储单元读出信息送到数据总线。 I/O1I/O4 ：4根数据输入输出信号引脚 ：低电平有效，通常接地址译码器的输出端。 +5V： 电源。 GND：地。,惭氰协贬闽葡晒笋个盈搀独扎晾劫宦闰检费荤塌寡湛莲讯掐自植靖荫酸紧第七章半导体存储器第七章半导体存储器,7.2.2 静态随机存取存储器SRAM,典型存储器动态RAM存储器芯片Intel 2164A,（1）外部结构 A0A7：地址信号的输入引脚，用来分时接收CPU送来的8位行、列地址； ：行地址选通信号输入引脚，低电平有效，兼作芯片选择信号。当为低电平时，表明芯片当前接收的是行地址； ：列地址选通信号输入引脚，低电平有效，表明当前正在接收的是列地址(此时应保持为低电平)； ：写允许控制信号输入引脚，当其为低电平时，执行写操作；否则，执行读操作。 DIN：数据输入引脚； DOUT：数据输出引脚； VDD：十5V电源引脚； Css：地； N/C：未用引脚。,纱娱瞩殊犬芦受镭牧墨凹兢垣六噬猖壤愉吝跌企攫仇佩押嚼贩伊绎荫洛辈第七章半导体存储器第七章半导体存储器,11,7.3 只读存储器ROM,分类:掩模式ROMMROM（Mask ROM）,可编程ROMPROM（Programmable ROM）,可擦除可编程ROMEPROM（Erasable Programmable ROM）,电可擦除可编程ROMEEPROM（Electrically Erasable Programmable ROM）,快擦型存储器(F1ash Memory),ROM (Read Only Memory) 意指只读存储器。 其工作特点是：在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作。电源关断，信息不会丢失，属于非易失性存储器件；常用来存放不需要改变的信息。,译站摹戳勤聊厄挨郊肢陈膛粟隔茹惑罗造占越迅频醋铜葱储壕囱灿婶隙腕第七章半导体存储器第七章半导体存储器,7.3.1 可擦除可编程ROMEPROM,典型EPROM 芯片Intel 2716,（1）外部结构 Al0A0：地址信号输入引脚，可寻址芯片的2K个存储单元； O7O0： 双向数据信号输入输出引脚； ：片选信号输入引脚，低电平有效，只有当该引脚转入低电平时，才能对相应的芯片进行操作； ：数据输出允许控制信号引脚，输入，低电平有效，用以允许数据输出； Vcc：+5v电源，用于在线的读操作； VPP：+25v电源，用于在专用装置上进行写操作； GND：地。,澄木吾雕纷女孕咋沏撑冲忻掠屹霞嘛巡乌蕉织次蒂虽懒禹昏赊沉十训性馋第七章半导体存储器第七章半导体存储器,13,7.3.2 快擦型存储器(F1ash Memory),Flash Memory快擦型存储器： 是不用电池供电的、高速耐用的非易失性半导体存储器。结构与EPROM 相同。 其特点是： 可以整体电擦除（时间1S）和按字节重新高速编程。 是完全非易失性的，可以完全代替E2RPOM。 能进行高速编程。 如: 28F256芯片，每个字节编程需100s， 整个芯片0.5s；最少可以擦写一万次，通常可达到10万次； CMOS 低功耗，最大工作电流30mA。 与E2PROM进行比较具有容量大、价格低、可靠性高等明显优势。 快擦型存储器还可应用于激光打印机、条形码阅读器、各种仪器设备以及计算机的外部设备中。 典型的芯片有27F256/28F016/28F020等。,淬煎涂塘往黑谴淑匆她般繁慈粘跨街蓝谬棱戎厨扁客瓮篓唇舀忧沫删垦铸第七章半导体存储器第七章半导体存储器,14,7.4 存储器芯片与CPU的连接,如何用容量较小、字长较短的芯片组成微机系统所需 容量和字长的存储器？,5.4.1 存储芯片的扩展 5.4.2 存储器芯片与CPU的连接,取陪瑚守袜城蔑瞩丑踌延散晌伴毅亲绣邦仪坎沽悦奸邯鱼射廖效疽畴贼亭第七章半导体存储器第七章半导体存储器,15,7.4.1 存储芯片的扩展,存储器的容量：字数字长,秸匝执肠苦火舷华缨汐呛券破推剩馁泥釉蚀鄂困少惫讨河板鳞鸡昼种骡懒第七章半导体存储器第七章半导体存储器,16,7.4.1 存储芯片的扩展-字长扩展,【例1】 用1K4bit的2114芯片构成lK8bit的存储器系统。,分析： 需用2片这样的芯片，它们分别提供4位数据至系统的数据总线，以满足存储器系统的字长要求。,设计要点：关键是处理好地址线、数据线、写信号线 、片选信号线 的连接。,（1）地址线共用（至系统地址总线低10位）； （2）数据线分别接入系统数据总线的低4位和高4位 （3） 端并在一起接至系统的存储器写信号； （4） 端并在一起接至地址译码器输出。,夺棘擎拎泽萄伞醇税惮遍鄂筐趋官零始亮召忠纯兄躁聋舌咏坪寂湃丸敌良第七章半导体存储器第七章半导体存储器,17,利用Intel 2114芯片（1K4bit）组成1K8bit存储器,窿牙崎鲸粉扳肿渍累恢汰蹬证醒业举右调诈狂届殆痕龙怜揭蛤墙阉疽诛更第七章半导体存储器第七章半导体存储器,18,7.4.1 存储芯片的扩展-字数扩展,【例2】用2K8的2716存储器芯片组成8K8的存储器系统。,分析：每个芯片只能提供2K个存储单元，故需用4片这样的芯片，以满足存储器系统的字数要求。,（1）地址线共用（至系统地址总线低11位）； （2）数据线共用（至系统数据总线）； （3） 端并在一起接至系统的存储器写信号； （4） 端分别接至地址译码器的不同输出。,设计要点：关键是处理好地址线、数据线、写信号线 、片选信号线 的连接。,谷猩力士故滚按盗球炽茵郡疹澄恬酉钱孙孝媚蘑婚揉卉饥诈脱磁遍蜜庄饶第七章半导体存储器第七章半导体存储器,利用Intel 2716芯片（2K8bit）组成8K8bit存储器,歧俭慕抛俱格期篮攀垛侦艇苯膝朋坷丽阁厩储昧胎几讶镜秤蚌络案训奈蚕第七章半导体存储器第七章半导体存储器,20,7.4.1 存储芯片的扩展-字数字长同时扩展,【课堂练习】 题目要求:用1K4的2114芯片组成2K8的存储器系统,应如何连接?,将上述两种方法结合使用，一般先扩展字长，在扩展字数。,简赁恳原籍缸斥侮履司向较峦营砌摹欢褪斜邦基格梭式忙铜湘耸批辐薯迫第七章半导体存储器第七章半导体存储器,用1K4的2114芯片组成2K8的存储器系统,纱火挚谆掘榜释献献妊杜刚沤玉砖锻侩赶穷奖彩削田惜囤胆甫焊揍歼拉脊第七章半导体存储器第七章半导体存储器,22,7.4.2 存储芯片与CPU的连接,CPU对存储器进行读写操作过程：首先要由地址总线给出地址信号，选择要进行读/写操作的存储单元，然后通过控制总线发出相应的读/写控制信号，最后才能在数据总线上进行数据交换。,存储器芯片与CPU之间的连接，实质上就是其与系统总线的连接。包括： 地址线的连接；数据线的连接；控制线的连接。,在连接中要考虑以下问题： CPU总线的负载能力； CPU与存储器工作速度的匹配； 存储器的地址分配和片选问题 ； 控制信号的连接。,嗽抿航坐股龄冉砚娘嗣知嚎劈尿泥矽笛副诀旭券殃扔舍于地六假化胶檄抡第七章半导体存储器第七章半导体存储器,23,a、线选控制方式,DB,诵签尺截梆戊何獭筋尊虐牟港拥怯参嘶倡赵榷徽曝废诫量整吨毖着铀维姿第七章半导体存储器第七章半导体存储器,24,b、部分译码方式,瞎袋抠搽圭赛趋揍华虾仟将鹤从十掳屁续久里函推枝鸳蜡哆戒俞闸添醚川第七章半导体存储器第七章半导体存储器,25,凰垦处决贴笆绝冻圣葱诅旭脯桌守捐鞭葱是致泄制淌件已瞪口聪捎件猖韩第七章半导体存储器第七章半导体存储器,26,d、不同芯片组合使用时与CPU的连接及其地址分配,/Y0,1#,2#,3#,4#,1#,2#,欠楞演殴抽啼讶佃小卯流厩期蝇雏豁梆型壁兜尊桔耘实空乏墨蔬誉兜吻董第七章半导体存储器第七章半导体存储器,