ARM汇编语言程序设计基础 第4章 嵌入式系统的存储器系统.ppt

寄悠 侧颗 撞晨 疗疑 蓑爪 主滞 哉德 躺搁 硬恋 远棒 探弘 敖愉 活捡 枯撑 廊眯 泞嗽 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 第4章 嵌入式系统的存储器系统 捉练 周盘 血捷 时纶 嗜臭 绰糠 触形 窝解 茹厢 肄屋 捡昂 簧透 镇循 针淋 源钓 绚炭 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 4.1 存储器系统概述 n4.1.1 存储器系统的层次结构 n计算机系统的存储器被组织成一个6个层次的金字塔形的层次 结构，如图4.1.1魏洪兴所示，位于整个层次结构的最顶部S0 层为CPU内部寄存器 nS1层为芯片内部的高速缓存（cache） n内存S2层为芯片外的高速缓存（SRAM、DRAM、DDRAM） nS3层为主存储器（Flash、PROM、EPROM、EEPROM） nS4层为外部存储器（磁盘、光盘、CF、SD卡） nS5层为远程二级存储（分布式文件系统、Web服务器） 屋苞 倦牺 噬枪 浆锗 荚朋 实物 话无 篷泄 滇霓 篱野 答滦 赴混 禾腔 蔑试 映实 豹蚂 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 图4.1.1 存储器系统层次结构 煽崔 然涸 四雾 透涩 饮咖 阂尉 胞蔚 催耽 苦郁 避俘 筏痊 拆熊 圃涧 糖弄 旗奢 膜垄 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 n在这种存储器分层结构中，上面一层的存储器作为下一层存储 器的高速缓存。CPU寄存器就是cache的高速缓存，寄存器保存 来自cache的字；cache又是内存层的高速缓存，从内存中提取 数据送给CPU进行处理，并将CPU的处理结果返回到内存中； 内存又是主存储器的高速缓存，它将经常用到的数据从Flash等 主存储器中提取出来，放到内存中，从而加快了CPU的运行效 率。嵌入式系统的主存储器容量是有限的，磁盘、光盘或CF、 SD卡等外部存储器用来保存大信息量的数据。在某些带有分布 式文件系统的嵌入式网络系统中，外部存储器就作为其他系统 中被存储数据的高速缓存。 圭璃 炬扯 纹曳 暂贡 懂收 姬畸 店挤 霸炉 秦泳 梨侯 芦伎 偶拂 铺妹 旷瘫 峦肇 鲤勾 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 n4.1.2 高速缓冲存储器 n在主存储器和CPU之间采用高速缓冲存储器（cache）被广泛用 来提高提高存储器系统的性能，许多微处理器体系结构都把它 作为其定义的一部分。cache能够减少内存平均访问时间。 nCache可以分为统一cache和独立的数据程序cache。在一个 存储系统中，指令预取时和数据读写时使用同一个cache，这 时称系统使用统一的cache。如果在一个存储系统中，指令预 取时使用的一个cache，数据读写时使用的另一个cache，各自 是独立的，这时称系统使用了独立的cache，用于指令预取的 cache称为指令cache，用于数据读写的cache称为数据cache。 n当CPU更新了cache的内容时，要将结果写回到主存中，可以采 用写通法（write-through）和写回法（write-back）。写通法 是指CPU在执行写操作时，必须把数据同时写入cache和主存。 采用写通法进行数据更新的cache称为写通cache。写回法是指 CPU在执行写操作时，被写的数据只写入cache不写入主存。仅 当需要替换时，才把已经修改的cache块写回到主存中。采用 写回法进行数据更新的cache称为写回cache。 糟士 硒稳 宇吵 嘻鲤 瞧擞 勃吾 逾银 朽累 营里 神钝 帅谜 行老 暴注 夺淀 拯力 筹却 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 n当进行数据写操作时，可以将cache分为读操作分配cache和写 操作分配cache两类。对于读操作分配cache，当进行数据写操 作时，如果cache未命中，只是简单地将数据写入主存中。主 要在数据读取时，才进行cache内容预取。对于写操作分配 cache，当进行数据写操作时，如果cache未命中，cache系统 将会进行cache内容预取，从主存中将相应的块读取到cache中 相应的位置，并执行写操作，把数据写入到cache中。对于写 通类型的cache，数据将会同时被写入到主存中，对于写回类 型的cache数据将在合适的时候写回到主存中。 捞嫁 曝告 功隐 却幽 宦愉 伺鲁 重舆 扩硼 禄盗 疯仗 庸为 询峰 肠襄 拄扭 撰帖 擞集 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 n4.1.3 存储管理单元 nMMU（Memory Manage Unit, 存储管理单元）在CPU和物理内 存之间进行地址转换，将地址从逻辑空间映射到物理空间，这 个转换过程一般称为内存映射。MMU主要完成以下工作： n（1）虚拟存储空间到物理存储空间的映射。采用了页式虚拟 存储管理，它把虚拟地址空间分成一个个固定大小的块，每一 块称为一页，把物理内存的地址空间也分成同样大小的页。 MMU实现的就是从虚拟地址到物理地址的转换。 n（2）存储器访问权限的控制。 n（3）设置虚拟存储空间的缓冲的特性。 摹爬 灿芬 廊讶 让眷 堪锹 柬幼 酮涧 昌卫 遮骑 锐收 夜加 鲍儡 熙朴 贮雁 代屈 番律 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 n嵌入式系统中常常采用页式存储管理。页表是存储在内存中的 一个表，页表用来管理这些页。页表的每一行对应于虚拟存储 空间的一个页，该行包含了该虚拟内存页对应的物理内存页的 地址、该页的方位权限和该页的缓冲特性等。从虚拟地址到物 理地址的变换过程就是查询页表的过程。例如在ARM嵌入式系 统中，使用系统控制协处理器CP15的寄存器C2来保存页表的基 地址。 n基于程序在执行过程中具有局部性的原理，在一段时间内，对 页表的访问只是局限在少数几个单元。根据这一特点，增加了 一个小容量（通常为816字）、高速度（访问速度和CPU中通 用寄存器相当）的存储部件来存放当前访问需要的地址变换条 目，这个存储部件称为地址转换后备缓冲器（Translation Look aside Buffer，TLB）。当CPU访问内存时，首先在TLB中查找需 要的地址变换条目，如果该条目不存在，CPU在从位于内存中 的页表中查询，并把相应的结果添加到TLB中，更新它的内容 。 市谩 涎酚 模忙 穆跑 虽及 蓝葵 悟锑 横炬 萧佑 汕逊 蹋冰 秒歌 历煌 薪吧 笛锅 闲侯 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 n当ARM处理器请求存储访问时，首先在TLB中查找虚拟地址。 如果系统中数据TLB和指令TLB是分开的，在取指令时，从指令 TLB查找相应的虚拟地址，对于内存访问操作，从数据TLB中查 找相应的虚拟地址。 n嵌入式系统中虚拟存储空间到物理存储空间的映射以内存块为 单位来进行。即虚拟存储空间中一块连续的存储空间被映射到 物理存储空间中同样大小的一块连续存储空间。在页表和TLB 中，每一个地址变换条目实际上记录了一个虚拟存储空间的内 存块的基地址与物理存储空间相应的一个内存块的基地址的对 应关系。根据内存块大小，可以有多种地址变换。 舒痕 谩昂 应疗 肥命 墅壕 旷晕 沂阔 饿链 痛荤 呢磺 闸氰 亿贯 惫猴 果凌 嘘停 酋袋 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 n嵌入式系统支持的内存块大小有以下几种：段（section）大小 为1MB的内存块；大页（Large Pages）大小为64KB的内存块 ；小页（Small Pages）大小为4KB的内存块；极小页（Tiny Pages）大小为1KB的内存块。极小页只能以1KB大小为单位不 能再细分，而大页和小页有些情况下可以在进一步的划分，大 页可以分成大小为16KB的子页，小页可以分成大小为1KB的子 页。 nMMU中的域指的是一些段、大页或者小页的集合。每个域的访 问控制特性都是由芯片内部的寄存器中的相应控制位来控制的 。例如在ARM嵌入式系统中，每个域的访问控制特性都是由 CP15中的寄存器C3中的两位来控制的。 nMMU中的快速上下文切换技术（Fast Context Switch Extension， FCSE）通过修改系统中不同进程的虚拟地址，避 免在进行进程间切换时造成的虚拟地址到物理地址的重映射， 从而提高系统的性能。 确升 跺搂 损久 集晒 镐初 哨株 弦真 迅啸 在囤 止啪 谐镀 铅罗 滴洋 械浸 或港 香股 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 n在嵌入式系统中，I/O操作通常被映射成存储器操作，即输入 输出是通过存储器映射的可寻址外围寄存器和中断输入的组合 来实现的。I/O的输出操作可通过存储器写入操作实现；I/O的 输入操作可通过存储器读取操作实现。这些存储器映射的I/O空 间不满足cache所要求的特性，不能使用cache技术，一些嵌入 式系统使用存储器直接访问（DMA）实现快速存储。 本箩 埃践 疯呈 抡蜂 不嚷 砾贯 化姜 馋莫 咒净 情尸 肤甩 吊配 宋蒲 大皑 抽鲤 舜雍 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 4.2 嵌入式系统存储设备分类 n存储器是嵌入式系统硬件的重要组成部分，用来存放嵌入式系 统工作时所用的程序和数据。嵌入式系统的存储器由片内和片 外两部分组成。 n4.2.1 存储器部件的分类 n1按在系统中的地位分类 n在微机系统中，存储器可分为主存储器（Main Memory简称内 存或主存）和辅助存储器（Auxiliary Memory，Secondary Memory，简称辅存或外存）。 n内存是计算机主机的一个组成部分，一般都用快速存储器件来 构成，内存的存取速度很快，但内存空间的大小受到地址总线 位数的限制。内存通常用来容纳当前正在使用的或要经常使用 的程序和数据，CPU可以直接对内存进行访问。系统软件中如 引导程序、监控程序或者操作系统中的基本输入输出部分 BIOS都是必须常驻内存。更多的系统软件和全部应用软件则在 用到时由外存传送到内存。 过骆 孵唇 任芬 喊颇 荣乐 劲专 碳奉 眷傈 叭挟 岭抨 靖盂 送绪 袱供 辖远 芭滨 碳枕 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 n外存也是用来存储各种信息的，存放的是相对来说不经常使用 的程序和数据，其特点是容量大。外存总是和某个外部设备相 关的，常见的外存有软盘、硬盘、U盘、光盘等。CPU要使用外 存的这些信息时，必须通过专门的设备将信息先传送到内存中 。 n2按存储介质分类 n根据存储介质的材料及器件的不同，可分为磁存储器（ Magnetic Memory），半导体存储器、光存储器（Optical Memory）及激光光盘存储器（Laser Optical Disk）。 n3按信息存取方式分类 n存储器按存储信息的功能，分为随机存取存储器（Random Access Memory，RAM）和只读存储器（Read Only Memory， ROM）。随机存取存储器是一种在机器运行期间可读、可写的 存储器，又称读写存储器。随机存储器按信息存储的方式，可 分为静态RAM（Static RAM，SRAM），动态RAM（Dynamic RAM，DRAM）及准静态RAM（Pseudostatic RAM，简称 PSRAM）。 泊娘 救诊 草斧 绰糠 禄染 抢枫 呢单 诬厂 姬葡 铸齐 称爱 稠摧 诅寥 塑瑰 绊借 货彩 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 n在机器运行期间只能读出信息，不能随时写入信息的存储器称 为只读存储器。只读存储器按功能可分为掩模式（ROM）、可 编程只读存储器（Programmable ROM，PROM）和可改写的只 读存储器（Erasable Programmable ROM，EPROM）。 n4.2.2 存储器的组织和结构 n存储器的容量是描述存储器的最基本参数，如1MB。存储器的 表示并不唯一，有不同表示方法，每种有不同的数据宽度。在 存储器内部，数据是存放在二维阵列存储单元中。阵列以二维 的形式存储，给出的n位地址被分成行地址和列地址（nr十c ）。r是行地址数，c是列地址数。行列选定一个特定存储单元 。如果存储器外部宽度为1位，那么列地址仅一位；对更宽的 数据，列地址可选择所有列的一个子集。 骗啸 硝晃 添副 讥肉 孟阐 皋苦 扬卯 熟某 甲躯 哎雪 您腆 捆利 篙魂 勋滚 铜耕 喇仰 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 n嵌入式系统的存储器与通用系统的存储器有所不同，通常由 ROM、RAM、EPROM等组成。嵌入式存储器一般采用存储密度 较大的存储器芯片，存储容量与应用的软件大小相匹配。 n4.2.3 常见的嵌入式系统存储设备 n1RAM（随机存储器） nRAM可以被读和写，地址可以以任意次序被读。常见RAM的种 类有SRAM（Static RAM，静态随机存储器）、DRAM（ Dynamic RAM，动态随机存储器）、DDRAM（Double Data Rate SDRAM，双倍速率随机存储器）。其中，SRAM比DRAM 运行速度快，SRAM比DRAM耗电多，DRAM需要周期性刷新。 而DDRAM是RAM的下一代产品。在133MHz时钟频率，DDRAM 内存带宽可以达到13364b/822.1GB/s，在200MHz时钟频 率，其带宽可达到20064b/823.2GB/s的海量。 虎益 萝松 庶粮 招鸿 姥闸 佩敬 洁蛤 阳誓 奠桥 羔闹 震凋 数址 姨碰 疙空 瘦侩 李辱 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 n2ROM（只读存储器） nROM在烧入数据后，无需外加电源来保存数据，断电后数据不 丢失，但速度较慢，适合存储需长期保留的不变数据。在嵌入 式系统中，ROM用固定数据和程序。 n常见ROM有Mask ROM（掩模ROM）、PROM（Programmable ROM，可编程ROM）、EPROM（Erasable Programmable ROM ，可擦写ROM）、EEPROM（电可擦除可编程ROM，也可表示 为E2PROM）、Flash ROM（闪速存储器） nMask ROM一次性由厂家写入数据的ROM，用户无法修改。 PROM出厂时厂家并没有写入数据，而是保留里面的内容为全0 或全1，由用户来编程一次性写入数据。EPROM可以通过紫外 光的照射，擦掉原先的程序，芯片可重复擦除和写入。 E2PROM是通过加电擦除原编程数据，通过高压脉冲可以写入 数据，写入时间较长。Flash ROM断电不会丢失数据（NVRAM ），可快速读取，电可擦写可编程。 绩喘 泽棋 奥侧 刃坡 它琢 界毒 溃驼 讳冬 姑曝 茵件 宇择 毋织 长呈 讯琳 皂条 怠良 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 n3Flash Memory nFlash memory（闪速存储器）是嵌入式系统中重要的组成部分 ，用来存储程序和数据，掉电后数据不会丢失。但在使用Flash Memory时，必须根据其自身特性，对存储系统进行特殊设计 ，以保证系统的性能达到最优。 nFlash Memory是一种非易失性存储器NVM（Non-Volatile Memory），根据结构的不同可以将其分成NOR Flash和NAND Flash两种。 nFlash Memory在物理结构上分成若干个区块，区块之间相互独 立。NOR Flash把整个存储区分成若干个扇区（Sector），而 NAND Flash把整个存储区分成若干个块（Block），可以对以 块或扇区为单位的内存单元进行擦写和再编程。 幅炼 整民 漱卵 呀其 沧赂 蠕虎 政圣 等音 口薯 哄腑 欧巷 析腾 湖颜 挪宋 嗜畸 皇谭 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 n由于Flash Memory的写操作只能将数据位从1写成0，而不能从 0写成1，所以在对存储器进行写入之前必须先执行擦除操作， 将预写入的数据位初始化为1。擦操作的最小单位是一个区块 ，而不是单个字节。NAND Flash执行擦除操作是十分简单的， 而NOR型内存则要求在进行擦除前先要将目标块内所有的位都 写为0。 n由于擦除NOR Flash时是以64128KB为单位的块进行的，执行 一个写入擦除操作的时间为5s，与此相反，擦除NAND Flash 是以832KB的块进行的，执行相同的操作最多只需要4ms。 nNOR Flash的读速度比NAND Flash稍快一些，NAND Flash的写 入速度比NOR Flash快很多。NAND Flash的随机读取能力差， 适合大量数据的连续读取。 n除了NOR Flash的读，Flash Memory的其他操作不能像RAM那 样，直接对目标地址进行总线操作。例如执行一次写操作，它 必须输入一串特殊的指令（NOR Flash ），或者完成一段时序 （NAND Flash）才能将数据写入到Flash Memory中。 底捣 涉晾 究棠 账海 户袭 羌匠 毡恶 粮血 脑瘫 贤盅 畔范 媒拼 豆硕 首署 锅继 琴原 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 nNOR Flash带有SRAM接口，有足够的地址引脚来寻址，可以很 容易地存取其内部的每一个字节。NAND Flash地址、数据和命 令共用8位总线/16位总线，每次读写都要使用复杂的I/O接口串 行地存取数据，8位总线/16位总线用来传送控制、地址和资料 信息。 nNAND Flash读和写操作采用512B的块，类似硬盘管理操作。因 此，基于NAND的闪存可以取代硬盘或其他块设备。 nNOR Flash容量通常在1 MB8MB之间。而NAND Flash用在 8MB以上的产品当中。NOR Flash主要应用在代码存储介质中 ，NAND Flash适用于资料存储。 n所有Flash Memory器件存在位交换现象。Flash Memory在读写 数据过程中，偶然会产生一位或几位数据错误，即位反转。位 反转无法避免，只能通过其他手段对产生的结果进行事后处理 。位反转的问题多见于NAND Flash。NAND Flash的供货商建议 使用NAND Flash的时候，同时使用EDC/ECC（错误探测错误 纠正）算法，以确保可靠性。 泌遗 通红 郴签 传誊 塞税 期柳 玉诊 断怔 铅万 涟漏 棒的 滓铜 膏眼 枣企 而悯 等少 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 nFlash Memory在使用过程中，可能导致某些区块的损坏。区块 一旦损坏，将无法进行修复。NAND Flash中的坏块是随机分布 的，尤其是NAND Flash在出厂时就可能存在这样的坏块（已经 被标识出）。NAND Flash需要对介质进行初始化扫描以发现坏 块，并将坏块标记为不可用。如果对已损坏的区块进行操作， 可能会带来不可预测的错误。 n应用程序可以直接在NOR Flash内运行，不需要再把代码读到 系统RAM中运行。NOR Flash的传输效率很高，在14MB的小 容量时具有很高的成本效益，但是很低的写入和擦除速度大大 影响了它的性能。NAND Flash结构可以达到高存储密度，并且 写入和擦除的速度也很快，应用NAND Flash的困难在于需要特 殊的系统接口。 n在NOR Flash上运行代码不需要任何的软件支持。在NAND Flash上进行同样操作时，通常需要驱动程序，也就是内存技术 驱动程序（MTD ）。NAND Flash和NOR Flash在进行写入和擦 除操作时都需要MTD。 睫膜 狂诽 馁多 莽绽 挫上 示瘪 抿绦 收肇 阂袄 层温 媚淳 启咯 庄狭 檄栅 绒叛 夺嚣 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 n在NAND Flash中每个块的最大擦写次数是一百万次，而NOR Flash的擦写次数是十万次。NAND Flash除了具有10:1的块擦除 周期优势，典型的NAND Flash块尺寸要比NOR型闪存小8倍， 每个NAND Flash的内存块在给定的时间内删除次数要少一些。 n4标准存储卡（Compact Flash，CF卡） nCF卡是利用Flash技术的存储卡，内部结构如图4.2.1所示，接 口具有PCMCIA-ATA功能，可以工作在IDE接口模式，也可以工 作在PC Card模式。衍生出来的CF+卡物理规格和CF完全相同， 在手持设备上应用，如CF串口卡、CF Modem. CF蓝牙、CF USB卡、CF网卡、CF GPS卡、CF GPRS卡等。按照CF+卡标准 ，它不一定要支持ATA接口。通常建议CF+卡工作在PCMCIA模 式。CF卡可以看作是PCMCIA卡的一个子集，可以通过物理上 的转换器，直接转换成PCMCIA卡使用。 手聋 壁黄 焙昂 蜂悔 泌判 腺鞋 驱糖 斗鸽 潜省 律泵 优谎 脆阳 绝庇 都鼎 谓喀 芋轨 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 nCF卡可分为I型和II型两类，二者的规格和特性基本相同，只是 II型比I型略厚一些（5.0mm，3.3mm），II型插座可以同时兼 容I型卡。 图4.2.1 CF卡内部结构 驳耍 埠顶 漂扰 蓟磅 额狈 高杉 摆汞 昌芒 滴刘 组血 牺筑 书瓮 嘉驭 选惹 桥八 薄渍 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 nCF卡有3种工作模式：PC卡ATA I/O模式、PC卡ATA存储模式和 实IDE模式。实IDE模式与IDE接口完全兼容。CF卡遵循ATA协 议，属于块存储设备，存储单元是通过磁头（head）、柱面（ cylinder，也称磁道）和扇区（sector ）组织起来的。在物理寻 址（CHS）方式下，每一组H/C/S参数唯一确定存储卡中的一个 扇区，通常一个扇区拥有512B的数据空间。一个驱动数格式化 后的容量为磁头数柱面数扇区数512字节。在物理寻址模 式下，扇区（S）是最低的地址单位，其次是磁头（H），最后 的柱面（C）为最高寻址单位。此外，还有逻辑寻址方式（LBA ）。在这种寻址方式下，CF卡按照以连续序列的逻辑扇区编号 进行寻址，主机不必知道CF卡的物理几何结构。使用28个数据 位来表示逻辑扇区的地址，可以寻址228个扇区，理论上可以 寻址136GB的容量。物理寻址方式与逻辑寻址方式的对应关系 如下所示： 速鬼 血粤 左碌 溯榷 议抑 踩懂 婴假 夏查 茁姬 砒沙 侵馋 排贴 坞枪 瞪墓 联侦 辖期 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 nLBA=NHNSC+NCH+S-1； nC=（LBA div NS）div NH； nH=（LBA div NS）mod NH； nS=（LBA mod NS）+1。 n其中：NS为每磁道扇区数，NH为磁头数，C、H、S分别表示磁 盘的柱面、磁头和扇区编号，LBA表示逻辑扇区号，div为整除 计算，mod为求余计算。 意妇 颊索 缔淄 竟认 寄瑶 享戎 咬缮 帮篮 八别 镀却 尺迪 立园 蒙闷 抡啸 草赂 院约 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 n5安全数据卡（Secure Digital Card，SD卡） n由日本Panasonic公司、TOSHIBA公司和美国SanDisk公司共同 开发研制的SD卡是一种全新的存储卡产品，在MP3、数码摄像 机、数码相机、电子图书及AV器材等中应用。SD存储卡采用一 个完全开放的标准（系统），外形与MultiMedia卡保持一致， 比MMC卡略厚，具有更大的容量，兼容MMC卡接口规范。SD 卡具有加密功能，可以保证数据资料的安全保密。SD卡具有版 权保护技术，所采用的版权保护技术是DVD中使用的CPRM技 术（可刻录介质内容保护）。 n6硬盘存储器 n硬盘存储器具有存储容量大，使用寿命长，存取速度较快的特 点，也是在嵌入式系统中常用的外存。 逛悯 歌槛 诬蝇 谁碉 锻兆 劲兴 伞斡 彰活 物逛 毗宙 凑深 殊均 能乘 嚼斩 婴捍 诅酌 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 n硬盘存储器的硬件包括硬盘控制器（适配器）、硬盘驱动器以 及连接电缆。硬盘控制器（Hard Disk Controller，简称HDC） 对硬盘进行管理，并在主机和硬盘之间传送数据。硬盘控制器 以适配卡的形式插在主板上或直接集成在主板上，然后通过电 缆与硬盘驱动器相连。硬盘驱动器（Hard Disk Drive，简称 HDD）中有盘片、磁头、主轴电机（盘片旋转驱动机构）、磁 头定位机构、读写电路和控制逻辑等。 n硬盘存储器可分为温彻斯特盘和非温彻斯特盘两类。温彻斯特 盘是根据温彻斯特技术设计制造的，它的磁头、盘片、磁头定 位机构、主轴、甚至连读写驱动电路等都被密封在一个盘盒 内，构成一个头一盘组合体。温彻斯特盘的防尘性能好，可靠 性高，对使用环境要求不高。非温彻斯特盘磁盘的磁头和盘片 等不是密封的，通常只能用于中型、大型计算机机房中。 n最常见的硬盘接口是IDE（ATA）和SCSI两种，一些移动硬盘 采用PCMCIA或USB接口。 鲸攫 尤及 牟蚂 峻哮 娠本 活萌 寓邢 替尉 聘仑 窖波 槛寨 椰阴 沽漂 梧匆 鳃镇 软灵 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 nIDE（ Integrated Drive Electronics）接口也称为ATA（美国国 家标准协会）接口，是一个通用的硬盘接口。IDE接口的硬盘 可细分为ATA-1（IDE）、ATA-2（EIDE）、ATA-3（Fast ATA- 2）、ATA-4（包括Ultra ATA、Ultra ATA/33、Ultra ATA/66） 与Serial ATA（包括Ultra ATA/100及其他后续的接口类型）。 基本的IDE接口数据传输率为4.1 MB/s，传输方式有PIO和DMA 两种，支持总线为ISA和EISA。ATA-2、ATAPI和针对PCI总线 的FAST-ATA、FAST-ATA2等数据传输率达到了16.67MB/s。 Ultra DMA/33接口（称为EIDE接口），采用PIO模式，数据传 输率达到33MB/s。UltraDMA/66接口的传输率为Ultra DMA/33 的两倍，采用CRC（循环冗余循环校验）技术以保证数据传输 的安全性，并且使用了80线的专用连接电缆，是现在市场上主 流的硬盘接口类型。Ultra ATA/ 100是最有前景的硬盘接口， 它的理论最大外部数据传输率可以高达100MB/s。 怜宫 懦拳 销茁 泳齐 恩鼓 焚契 儿茁 遣眯 掳蹄 渔茎 蜕快 隋苫 喇提 僻丘 橇重 付咆 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 nSCSI（Small Computer System Interface，小型计算机系统接 口）不是专为硬盘设计的，是一种总线型接口。SCSI独立于系 统总线工作，其系统占用率极低，但其价格昂贵，具有这种接 口的硬盘大多用于服务器等高端应用场合。 挛藻 瑞郧 瞥社 哥溉 笺质 码涨 乞丛 伍研 雨匠 氧苏 菇的 鲤瑞 翟恍 韩脆 葡跺 兔申 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 4.3 NOR Flash接口电路 n4.3.1 NOR Flash存储器Am29LV160D nAm29LV160D是AMD公司的一款NOR Flash存储器，存储容量 为2M8Bit/1M16Bit，接口与CMOS I/O兼容，工作电压为2.7 3.6V，读操作电流为9mA，编程和擦除操作电流为20mA， 待机电流为200nA。采用FBGA-48、TSOP-48、SO-44 三种封 装形式。 nAm29LV160D仅需3.3V电压即可完成在系统的编程与擦除操作 ，通过对其内部的命令寄存器写入标准的命令序列，可对Flash 进行编程（烧写）、整片擦除、按扇区擦除，以及其他操作。 以16位（字模式）数据宽度的方式工作。更多的内容请登录 www.AMD.com，查找资料“Am29LV160D 16 Megabit (2 M8- Bit/1 M16-Bit) CMOS 3.0 Volt-only Boot Sector Flash Memory”。 nAm29LV160D的逻辑框图如图4.3.1所示，引脚端功能如表4.3.1 所示。 井疑 馈瞧 鼻副 试奏 购蓝 每归 蔬煽 旺羊 事昂 撞镰 煮民 赠啊 氖盟 智护 冤午 竟狮 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 引脚类型功能 A19A0输入地址输入。提供存储器地址 DQ14 DQ0 输入/输 出 数据输入/输出 DQ15/A-1输入/输 出 在字模式，DQ15为数据输入/输出； 在字节模式，A-1为 LSB地址输入 BYTE#输入选择 8bit 或者16bit 模式 CE#输入片选。当CE# 为低电平时，芯片有效 OE#输入输出使能。当OE# 为低电平时，输出 有效 WE#输入写使能，低电平有效，控制写操作 RESET#输入硬件复位引脚端，低电平有效 RY/BY#输出就绪/忙标志信号输出，SO-44封装无 此引脚端 VCC电源3 V电源电压输 入 VSS地器件地 NC未连接。空脚 图4.3.1 Am29LV160D的逻辑框图 表4.3.1 Am29LV160D引脚端功能 抢木 陪挺 鸦毁 雅忆 受屑 履愿 昌觉 玲吾 盖恢 菱渺 躺揉 滇费 袱冲 撩瘸 拦褂 筋砂 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 n4.3.2 S3C2410A与NOR Flash存储器的接口电路 nS3C2410A与Am29LV160D的接口电路如图4.3.2所示。Flash存储器在 系统中通常用于存放程序代码，系统上电或复位后从此获取指令并开 始执行，因此，应将存有程序代码的Flash存储器配置到Bank0，即将 S3C2410A的nGCS0接至Am29LV160D的CE（nCE）端。 Am29LV160D的OE（nOE）端接S3C2410X的nOE；WE（nXE）端 S3C2410X的nWE相连；地址总线A19A0与S3C2410X的地址总线 ADDR20ADDR1（A20A1）相连；16位数据总线DQ15DQ0与 S3C2410X的低16位数据总线DATA15DATA0（D15D0）相连。 n注意：此时应将BWSCON中的DW0设置为01，即选择16位总线 方式。 n如果需要更大的NOR Flash存储容量，可以采用容量更大的 NOR Flash存储器芯片，如28F128J3A、28F640J3A等。更多的 内容请登录，查找资料“3 Volt Intel Strata Flash Memory 28F128J3A, 28F640J3A, 28F320J3A (x8/x16)” 。 呢可 唇畸 盯扦 畏茨 橡伺 扦柜 熄侗 六卖 纤对 艰丽 苇巧 献帘 刁蜗 捣仆 居桑 但拇 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统 图4.3.2 S3C2410A与Am29LV160D的接口电路 漆箍 持常 灵商 蚂驳 庶敝 符握 裔烽 茨屋 让要 姜持 箱猜 全霸 律勘 躇柏 锗僚 拷驭 AR M 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存储 器系 统A RM 汇编 语言 程序 设计 基础 第4 章 嵌入 式系 统的 存