关于高性能主从模式动态可重构的SPI IP核的设计.doc
《关于高性能主从模式动态可重构的SPI IP核的设计.doc》由会员分享,可在线阅读,更多相关《关于高性能主从模式动态可重构的SPI IP核的设计.doc(5页珍藏版)》请在三一文库上搜索。
1、关于高性能主从模式动态可重构的SPI IP核的设计0 引言随着集成电路设计的快速发展,系统芯片(System-on-a-Chip,SoC)的集成度越来越高,从而对信号之间交流的要求也变高1-2。由于串行外设接口(Serial Peripheral Interface,SPI)总线协议具有全双工模式、占用I/O端口少、协议灵活等优点,在实时时钟、AD转换器、数字信号处理器和数字信号解码器之间得到了广泛应用3-4。目前,SPI IP核已经成为SoC的标准配置,相关人员也做了很多研究。例如,周雪荣等人面向AD9222设计的一款SPI模块5,可以配置为主机模式且符合AD9222芯片的接口时序;汪永琳等
2、人设计的SPI接口6,实现了SPI主从机之间数据的双向传输且满足三线半全工工作方式;李大江等人基于FPGA的SPI总线设计7,分别设计了主机和从机。上述SPI设计可以适用于不同的应用场合,但是在SoC中进行通信时,不具有主从模式下动态可重构的能力。因此,本文根据SPI总线协议,设计了一种主从模式动态可重构,支持四线全双工,允许七种时钟传输速率的SPI IP核,并对其逻辑资源消耗和功耗问题进行了优化。1 SPI工作原理SPI总线协议是由Motorola公司首先提出的,主要应用于单片机系统中短程通信的同步串行通信接口规范8。SPI总线协议规定,它以主机或从机方式工作,主从机之间的数据传输存在4种数
3、据传输模式并由cpol(时钟极性)和cpha(时钟相位)来控制,如表1所示。当cpol=0时,sclk的空闲电平为0;当cpol=1时,sclk的空闲电平为1。当cpha=0时,在空闲状态到有效状态边沿采集数据;当cpha=1时,在有效状态到空闲状态边沿采集数据9。在SoC中SPI IP核的传统连接方式如图1所示。通信过程中,SPI通过片上总线将CPU核传输的并行数据转换为串行数据,与从机进行数据交换;并把从机传输的串行数据转换成并行数据,通过片上总线发送给CPU核10。对SPI从机来说,它会在被主机选中的情况下与主机进行数据的传输11。2 SPI IP核设计2.1 模块划分和接口定义2.1.
4、1 模块划分根据SPI功能的不同,将所设计的SPI IP核划分为如图2所示的3个模块:寄存器配置块(Register Configuration Block,RCB)、数据传输块(Data Transfer Block,DTB)和错误中断块(Fault Interrupt Block,FIB)。RCB由CPU核对其进行配置,如主从模式、时钟极性和时钟相位等;DTB根据配置的信息来进行主从机间的数据传输;FIB在出现模式错误(例如当SPI配置为主机时,从机选择端口被拉低)、读写冲突等问题时会向CPU核发出中断请求。2.1.2 端口定义nwr和nrd分别是写使能和读使能端口;addr是地址端口;i
5、data和odata分别是数据输入和输出端口。当地址有效时,数据输入和输出端口根据读写使能的配置来进行数据的输入和输出操作。spen、mstr、cpol和cpha 4个端口依次是SPI使能端、主从机配置端、时钟极性和时钟相位端,使得对SPI IP核进行配置更加直接和方便。misoo、misotri和misoi 3个端口与一个三态缓冲器连接,以提供一个外部双向端口miso,外部双向端口mosi和sclk原理相同。这些双向端口在有限状态机模块的控制下被配置为不同的传输方向,以此来解决主机模式和从机模式下数据传输端口传输方向相反的问题。miso在从机模式下发送数据,在主机模式下接收数据;mosi在主
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 关于高性能主从模式动态可重构的SPI IP核的设计 关于 性能 主从 模式 动态 可重构 SPI IP 设计
链接地址:https://www.31doc.com/p-3389016.html