华中科技大学数电试题.doc
《华中科技大学数电试题.doc》由会员分享,可在线阅读,更多相关《华中科技大学数电试题.doc(37页珍藏版)》请在三一文库上搜索。
1、真诚为您提供优质参考资料,若有不当之处,请指正。数字电子技术基础试卷(本科)及参考答案试卷七一、选择题(每小题2分,共16分)6TTL与非门在电路中使用时,多余输入端的处理一般是( )。a. 悬空 b. 通过一合适电阻接地 c. 通过一合适电阻接电源7欲用两输入与非门构成一个二十进制译码器,最少要用( )两输入与非门。a. 16 b. 20 c. 28 d. 448用六管静态存储单元构成1024bit的RAM,如果输出为Y1Y2,则XXX为( ),MOS管的个数为( )。a. A0 A7 b. A0 A8 c. A0 A9 d. 4096 e. 6144 f. 8192七、(15分)设计一个将
2、余3BCD码转换为余3循环BCD码(修改的格雷码,“0”的码组为“0010”)的码制变换电路。画出用与非门组成的逻辑电路图。八、(15分)试用74161和尽量少的门电路设计一个秒计数器,(在60秒时产生分进位信号)。试卷七参考答案一、6 c 7d 8b,e 七、1设输入为A、B、C、D,输出为W、X、Y、Z,余3 BCD码转换为余3循环BCD码如表A7所示。表A7 十进制数输 入输 出余3码A B C D余3循环码W X Y Z01234567890 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1 1 0 1 01 0 1 11 1 0 00 0
3、 1 00 1 1 0 0 1 1 10 1 0 10 1 0 01 1 0 01 1 0 11 1 1 11 1 1 01 0 1 0用卡诺图化简得输出的逻辑函数表达式分别为,2逻辑电路图(略)八、1秒计数器应为BCD码60进制计数器,即个位为10进制计数器,十位为6进制计数器。当个位计到9时,再来一个脉冲,个位回0,十位进行加1计数。因此,个位计到9产生置数信号,并控制高位片的使能输入端,在下一个CP的上升沿来后,个位清零,同时使十位加1。秒计数器如图A8所示,C为在60秒时产生分进位信号。图A8试卷八及参考答案试卷八一、(12分)二极管电路如图1所示,试分析判断D1、D2导通、截止情况。
4、假设D1、D2为理想二极管,求AO两端电压VAO。图1七、(15分)1将逻辑函数写成与非与非式;2写出的反演式;3组合逻辑电路和时序逻辑电路有什么区别?有什么XXX?4将下列十进制数转换为二进制数和二十进制BCD码: (1)10 (2)5985一个n位D/A转换器,可以达到的精度为多少?若一D/A转换器满刻度输出电压为10V,当要求1mV的分辨率时,输入数字量的位数n至少应为多少?八、(12分)图8所示是一双相时钟发生器。设触发器的初始状态Q=0。1分析该电路中555电路及周围元件构成什么电路;2画出555电路v3、v1及v2的波形;3计算该电路时钟频率。图8九、(10分)图9所示是用两个二进
5、制计数器74161和一个D触发器7474组成的电路,试分析该电路的功能。触发器输出信号Q与CP信号满足什么关系?图9十、(10分)用74138和JK触发器构成图10所示电路。1要使电路正常工作,请连接电路未完成部分;2当CP时钟端加时钟信号,JK触发器组成的电路具有什么功能;3电路中的LED能否发光?D0D7闪亮次序如何?试加以分析。(设初始状态Q0=Q1=Q2=0)图10十一、(12分)某单位举行竞赛抢答,每次参赛者三人。现采用三人抢答器,抢答器用三种颜色的灯,以区分不同的抢答对象。若每次只亮一盏灯,表示抢答成功;若出现两盏灯或两盏以上的灯同时亮,或都不亮,则不能判断抢答对象是谁,判为抢答失
6、败,需重新竞争。试用与非门器件设计一逻辑电路检测出抢答器失败信号。十二、(16分)分析图12所示时序逻辑电路1问该电路属于同步时序电路还是异步时序电路?2写出该电路的驱动方程、状态方程以及输出方程;3采用状态转换图方法分析该电路的功能;4画出该电路的时序图。图12试卷八参考答案一、将D1和D2均断开,以O点为参考点,D1的阳极电位为12V,阴极电位为0V;D2的阳极电位为12V,阴极电位为-6V,即D1和D2都为正向偏置。但是D2一旦导通,D1的阳极电位变为-6V,D1不能再导通。所以,D1截止,D2导通,VAO=-6V。七、1;2;3组合逻辑电路和时序逻辑电路的区别:组合电路的输出状态在任何
7、时刻只取决于同一时刻的输入状态,而与电路原来的状态无关,电路中不含具有存储功能的元件;时序电路在任一时刻的输出信号由输入信号和电路的状态共同决定,电路中包含存储功能的元件。组合逻辑电路和时序逻辑电路的XXX:时序电路是由组合电路和存储电路组成。4(1)10转换为二进制数是1010,二十进制BCD码是0001 0000(2)598转换为二进制数是1001010110,二十进制BCD码是0101 1001 10005一个n位D/A转换器的精度可以达1/2n。满刻度输出电压为10V,要求1mV的分辨率时有可求出n=13.3。所以输入数字量位数n至少应为13位。八、1555、电阻R1、R2及电容C构成
8、多谐振荡器;2v3、v1及v2的波形如图A8所示,图A83555定时器构成的多谐振荡器频率为。该电路产生的两个时钟频率均为多谐振荡器频率的1/2。因此,v1及v2波形的频率为。九、两个74161构成同步256进制计数器,或256分频器。进位信号TC的脉冲宽度只占一个CP周期。Q的周期TQ与CP信号的周期TCP满足TQ=256TCP。十、1要使74138正常工作,将使能输入端、接低电平;3输入门应为与门,在与门上画“&”符号。逻辑电路图(略)。2JK触发器组成异步八进制加计数器。3由于Q0=Q1=Q2=0时,=1,与非门的输出为0,74138不工作,其输出全为1,D0不发光。除此之外,无论、为何
9、值,与非门的输出为1,74138可以工作,其输出有低电平,对应的LED可发光。由于Q2、Q1、Q0接入译码器输入A2、A1、A0的顺序相反,所以,D1D7的闪亮次序为:D4、D2、D6、D1、D5、D3、D7并循环。十一、设三盏灯分别为A、B、C,1表示灯亮,0表示灯灭。逻辑电路输出为L,抢答失败为1,成功为0,列写真值表如表11所示。表11 A B CL0 0 010 0 100 1 000 1 111 0 001 0 111 1 011 1 11根据真值表写出化简的与非逻辑表达式为根据逻辑表达式可画出与非门实现的逻辑图(略)。十二、1是同步时序电路。2驱动方程 状态方程,输出方程3状态转换
10、图如图A12-3所示。从状态转换图的主循环可以看出,该电路是7进制计数器,经过7个时钟脉冲后,输出Y为1,产生进位信号。图A12-34画出时序图设电路的初始状态为Q0=Q1=Q2=0,根据状态图可画出时序图如图A12-4所示。图A12-4试卷一及其参考答案试卷一一、(20分)选择填空。从每个小题的四个选项中选出一个正确答案,并将其编号填入该题后的括号中。1十进制数3.625的二进制数和8421BCD码分别为( )A 11.11 和11.001 B11.101 和0011.011000100101C11.01 和11.011000100101 D11.101 和11.1012下列几种说法中错误的
11、是( )A任何逻辑函数都可以用卡诺图表示。 B逻辑函数的卡诺图是唯一的。C同一个卡诺图化简结果可能不是唯一的。 D卡诺图中1的个数和0的个数相同。3和TTL电路相比,CMOS电路最突出的优点在于( ) A可靠性高 B抗干扰能力强 C速度快 D功耗低4为了把串行输入的数据转换为并行输出的数据,可以使用( ) A寄存器 B移位寄存器 C计数器 D存储器5单稳态触发器的输出脉冲的宽度取决于( ) A触发脉冲的宽度 B触发脉冲的幅度C电路本身的电容、电阻的参数 D电源电压的数值6为了提高多谐振荡器频率的稳定性,最有效的方法是( ) A提高电容、电阻的精度 B提高电源的稳定度C采用石英晶体振荡器 C保持
12、环境温度不变7已知时钟脉冲频率为fcp,欲得到频率为0.2fcp的矩形波应采用( ) A五进制计数器 B五位二进制计数器C单稳态触发器 C多谐振荡器8在图1-8用555定时器组成的施密特触发电路中,它的回差电压等于( ) A5V B2V C4V D3V图1-8二、(12分)已知输入信号A、B、C的波形,试画出图2所示各电路输出(L1、L2、L3)的波形。设触发器的初态为0。图2三、(10分)如图3所示,为检测水箱的液位,在A、B、C、三个地方安置了三个水位检测元件,当水面低于检测元件时,检测元件输出低电平,水面高于检测元件时,检测元件输出高电平。试用与非门设计一个水位状态显示电路,要求:当水面
13、在A、B之间的正常状态时,仅绿灯G亮;水面在B、C 间或A以上的异常状态时,仅黄Y灯亮;水面在C以下的危险状态时,仅红灯R亮。图3四、(12分)逻辑电路如图4所示,试画出Q0、Q1、Q2的波形。设各触发器初态为0。图4五、(12分)已知某同步时序逻辑电路的时序图如图5所示。1列出电路的状态转换真值表,写出每个触发器的驱动方程和状态方程2试用D触发器和与非门实现该时序逻辑电路,要求电路最简。画出逻辑电路图。图5六、(12分)用移位寄存器74194和逻辑门组成的电路如图6所示。设74194的初始状态Q3Q2Q1Q0=0001,试画出各输出端Q3、Q2、Q1、Q0和L的波形。图6七、(10分)电路如
14、图7所示,图中74HC153为4选1数据选择器。试问当MN为各种不同输入时,电路分别是那几种不同进制的计数器。图7八、(12分) 由555定时器组成的脉冲电路及参数如图8 a所示。已知vI的电压波形如图b所示。试对应vI画出图中vO1、vO2的波形;(a) (b)图8试卷一参考答案一、选择填空1B;2D;3D;4B;5C;6C;7A;8B二、和的波形如图A2所示。图A2三、真值表如表A3所示,各逻辑函数的与非-与非表达式分别为 逻辑图略。表A3ABCRYG000100001010010011001100101110111010四、驱动方程:J0=Q2 K0=1, J1=1 K1= Q2Q0,
15、J2=1 K2=+ Q0波形图如图A4。图A4五、1状态转换真值表如表A5所示。表A5激励方程:D2=Q1,D1=Q0,状态方程:,状态图如图A5所示。图A5电路具自启动能力2电路图略。六、各输出端Q3、Q2、Q1、Q0和L的波形如图A6所示。图A6七、MN=00 8进制计数器,MN=01 9进制计数器, MN=10 14进制计数器,MN=11 15进制计数器。八、对应vI画出图中vO1、vO2的波形如图A8所示。图A8数字电子技术基础试卷(本科)及参考答案试卷二及其参考答案试卷二一、(18分)选择填空题1. 用卡诺图法化简函数F(ABCD)=(0,2,3,4,6,11,12)+(8,9,10
16、13,14,15)得最简与-或式_。A. B.C. D.2. 逻辑函数F1、F2、F3的卡诺图如图1-2所示,他们之间的逻辑关系是 。AF3=F1F2BF3=F1+F2CF2=F1F3DF2=F1+F3图1-23. 八选一数据选择器74151组成的电路如图1-3所示,则输出函数为( )。 A BC D图1-34. 图1-4所示电路中,能完成Qn+1=逻辑功能的电路是( )图1-45. D/A转换电路如图1-5所示。电路的输出电压0等于( )A.4.5V B.-4.5V C.4.25V D.-8.25V 图1-56.用1K4位的DRAM设计4K8位的存储器的系统需要的芯片数和XXX线的根数是(
17、 ) A.16片,10根 B.8片,10根 C.8片,12根 D.16片,12根7.某逻辑门的输入端A、B和输出端F的波形图1-7所示,F与A、B的逻辑关系是:A. 与非; B. 同或; C.异或; D. 或。 图1-7二、(12分)逻辑电路如图2 a、b、c所示。试对应图d所示输入波形,分别画出输出端L1、L2 和L3的波形。(设触发器的初态为0) (a) (b) (c ) (d)图2三、(12分)发由全加器FA、2-4线译码器和门电路组成的逻辑电路如图3 a所示。试在图b中填写输出逻辑函数L的卡诺图(不用化简)。 (a) (b)图3四、(12分)用最少的与非门设计一个组合逻辑电路,实现以下
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 华中科技大学 试题
