数字电子技术基础复习.ppt

《数字电子技术基础复习.ppt》由会员分享，可在线阅读，更多相关《数字电子技术基础复习.ppt（221页珍藏版）》请在三一文库上搜索。

1、数字电子技术基础 复习第一章 v数制 码制v数字量 模拟量v数制之间的转换计算(2,8,16,10)1.3不同数制间的转换一、二十转换例：二、十二转换整数部分整数部分:例：二、十二转换小数部分小数部分:例：三、二十六转换例：将(01011110.10110010)2化为十六进制四、十六二转换例：将例：将(8(8FAC6)FAC6)1616化为二进制化为二进制五、八进制数与二进制数的转换例：将(011110.010111)2化为八进制例：将例：将(52.43)(52.43)8 8化为二进制化为二进制六、十六进制数与十进制数的转换 十六进制转换为十进制十六进制转换为十进制 十进制转换为十六进制：通

2、过二进制转化十进制转换为十六进制：通过二进制转化 1.4二进制运算1.4.1 二进制算术运算的特点算术运算：1：和十进制算数运算的规则相同 2：逢二进一 特 点：加、减、乘、除 全部可以用移位和相 加这两种操作实现。简化了电路结构数字电路中普遍采用二进制算数运算 1.4二进制数运算1.4.2 反码、补码和补码运算 二进制数的正、负号也是用0/1表示的。在定点运算中，最高位为符号位（0为正，1为负）如 +89=（0 1011001）-89=（1 1011001）原码二进制数的补码：v最高位为符号位（0为正，1为负）v正数的补码和它的原码相同v负数的补码=数值位逐位求反(反码)+1如 +5=（0

3、0101）-5=（1 1011）v通过补码，将减一个数用加上该数的补码来实现 10 5=5 10+7 12=5（舍弃进位）7+5=12 产生进位的模 7是-5对模数12的补码 v1011 0111=0100 （11-7=4）v1011+1001=10100=0100（舍弃进位）（11+916=4）v0111+1001=24v0111是-1001对模24（16）的补码两个补码表示的二进制数相加时的符号位讨论例：用二进制补码运算求出1310 、131310 10、131310 10、13131010结论：将两个加数的符号位和来自最高位数字位的进位相加，结果就是和的符号 解：1.5几种常用的编码一、

4、十进制代码 几种常用的十进制代码十进制数8421码余3码2421码5211码余3循环码000000011000000000010100010100000100010110200100101001001000111300110110001101010101401000111010001110100501011000101110001100601101001110010011101701111010110111001111810001011111011011110910011100111111111010第二章v 基本运算：与 或 非 v常见：与非 或非 与或非 异或 同或 p22v基本公式与常用

5、公式 p24 P26 例题 p62 2.15v基本定理 代入 反演 对偶 v表示方法及其转换 p30v卡诺图 最小项2.3.1 基本公式v根据与、或、非的定义，得表2.3.1的布尔恒等式序号序号公公 式式序号序号公公 式式10 1=0;0=110 0 A=0 0111+A=121 A=A120+A=A3A A=A13A+A=A4A A=014A+A=15A B=B A15A+B=B+A6A(B C)=(A B)C16A+(B+C)=(A+B)+C7A(B+C)=A B+A C17A+B C=(A+B)(A+C)8(A B)=A+B18(A+B)=AB9(A)=A2.3.2 若干常用公式序 号公

6、 式21A+A B=A22A+A B=A+B23A B+A B=A24A(A+B)=A25A B+A C+B C=A B+A CA B A C+B CD=A B+A C26A(AB)=A B;A(AB)=A 2.4 逻辑代数的基本定理v2.4.1 代入定理 -在任何一个包含A的逻辑等式中，若以另外一个逻辑式代入式中A的位置，则等式依然成立。2.4.1 代入定理v应用举例：式（17）A+BC =(A+B)(A+C)A+B(CD)=(A+B)(A+CD)=(A+B)(A+C)(A+D)2.4.1 代入定理v应用举例：式（8）2.4 逻辑代数的基本定理v2.4.2 反演定理 -对任一逻辑式 变换顺序

7、变换顺序 先括号，先括号，然后乘，最后加然后乘，最后加 不属于单个变量的不属于单个变量的上的反号保留不变上的反号保留不变2.4.2 反演定理v应用举例：2.5.2 逻辑函数的表示方法v真值表v逻辑式v逻辑图v波形图v卡诺图v计算机软件中的描述方式各种表示方法之间可以相互转换各种表现形式的相互转换：v真值表 逻辑式例：奇偶判别函数的真值表vA=0,B=1,C=1使 ABC=1vA=1,B=0,C=1使 ABC=1vA=1,B=1,C=0使 ABC=1这三种取值的任何一种都使Y=1,所以 Y=?AB CY00000010010001111000101111011110v真值表 逻辑式：1.找出真值

8、表中使 Y=1 的输入变量取值组合。2.每组输入变量取值对应一个乘积项，其中取值为1的写原变量，取值为0的写反变量。3.将这些变量相加即得 Y。4.把输入变量取值的所有组合逐个代入逻辑式中求出Y，列表v逻辑式 逻辑图1.用图形符号代替逻辑式中的逻辑运算符。v逻辑式 逻辑图1.用图形符号代替逻辑式中的逻辑运算符。2.从输入到输出逐级写出每个图形符号对应的逻辑运算式。最小项 m：vm是乘积项v包含n个因子vn个变量均以原变量和反变量的形式在m中出现一次对于对于对于对于n n变量函数变量函数变量函数变量函数有有有有2 2n n个最小项个最小项个最小项个最小项2.5.3 逻辑函数的两种标准形式 最小项

9、之和 最大项之积最小项举例：v两变量A,B的最小项v三变量A,B,C的最小项最小项的编号：最小项取值对应编号A B C十进制数0 0 00m00 0 11m10 1 02m20 1 13m31 0 04m41 0 15m51 1 06m61 1 17m7最小项的性质v在输入变量任一取值下，有且仅有一个最小项的值为1。v全体最小项之和为1。v任何两个最小项之积为0。v两个相邻的最小项之和可以合并，消去一对因子，只留下公共因子。-相邻：仅一个变量不同的最小项 如 逻辑函数最小项之和的形式：v例：利用公式利用公式可将任何一个函数化为可将任何一个函数化为逻辑函数最小项之和的形式：v例：利用公式利用公式

10、可将任何一个函数化为可将任何一个函数化为逻辑函数最小项之和的形式：v例：利用公式利用公式可将任何一个函数化为可将任何一个函数化为逻辑函数最小项之和的形式：v例：逻辑函数最小项之和的形式：v例：逻辑函数最小项之和的形式：v例：逻辑函数最小项之和的形式：v例：2.6 逻辑函数的化简法v逻辑函数的最简形式 最简与或 -包含的乘积项已经最少，每个乘积项的因子也最少，称为最简的与-或逻辑式。2.6.1公式化简法v反复应用基本公式和常用公式，消去多余的乘积项和多余的因子。例：2.6.1公式化简法v反复应用基本公式和常用公式，消去多余的乘积项和多余的因子。例：2.6.1公式化简法v反复应用基本公式和常用公式

11、消去多余的乘积项和多余的因子。例：2.6.1公式化简法v反复应用基本公式和常用公式，消去多余的乘积项和多余的因子。例：2.6.1公式化简法v反复应用基本公式和常用公式，消去多余的乘积项和多余的因子。例：2.6.2 卡诺图化简法 逻辑函数的卡诺图表示法v实质：将逻辑函数的最小项之和的以图形的方式表示出来v以2n个小方块分别代表 n 变量的所有最小项，并将它们排列成矩阵，而且使几何位置相邻的两个最小项在逻辑上也是相邻的（只有一个变量不同），就得到表示n变量全部最小项的卡诺图。表示最小项的卡诺图v二变量卡诺图 三变量的卡诺图v4变量的卡诺图表示最小项的卡诺图v二变量卡诺图 三变量的卡诺图v4变量的

12、卡诺图表示最小项的卡诺图v二变量卡诺图 三变量的卡诺图v4变量的卡诺图v五变量的卡诺图用卡诺图表示逻辑函数1.将函数表示为最小项之和的形式 。2.在卡诺图上与这些最小项对应的位置上添入1，其余地方添0。用卡诺图表示逻辑函数例：用卡诺图表示逻辑函数 用卡诺图化简函数v依据：具有相邻性的最小项可合并，消去不同因子。v在卡诺图中，最小项的相邻性可以从图形中直观地反映出来。v合并最小项的原则：两个相邻最小项可合并为一项，消去一对因子四个排成矩形的相邻最小项可合并为一项，消去两对因子八个相邻最小项可合并为一项，消去三对因子两个相邻最小项可合并为一项，消去一对因子v化简步骤：-用卡诺图表示逻辑函数 -找出

13、可合并的最小项 -化简后的乘积项相加（项数最少，每项因子最少）用卡诺图化简函数卡诺图化简的原则v化简后的乘积项应包含函数式的所有最小项，即覆盖图中所有的1。v乘积项的数目最少，即圈成的矩形最少。v每个乘积项因子最少，即圈成的矩形最大。例：00 01 1 1 1 001ABC例：00 01 1 1 1 00011111101ABC例：00 01 1 1 1 00011111101ABC例：化 简 结 果 不 唯 一例：0001111000011110ABCD例：00011110001001011001111111101111ABCDv约束项v任意项v逻辑函数中的无关项：约束项和任意项可以写入函数

14、式，也可不包含在函数式中，因此统称为无关项。在逻辑函数中，对输入变量取值的在逻辑函数中，对输入变量取值的在逻辑函数中，对输入变量取值的在逻辑函数中，对输入变量取值的限制，在这些取值下为限制，在这些取值下为限制，在这些取值下为限制，在这些取值下为1 1的最小项称的最小项称的最小项称的最小项称为约束项为约束项为约束项为约束项在输入变量某些取值下，函数值为在输入变量某些取值下，函数值为在输入变量某些取值下，函数值为在输入变量某些取值下，函数值为1 1或或或或为为为为0 0不影响逻辑电路的功能，在这些取不影响逻辑电路的功能，在这些取不影响逻辑电路的功能，在这些取不影响逻辑电路的功能，在这些取值下为值下

15、为值下为值下为1 1的最小项称为任意项的最小项称为任意项的最小项称为任意项的最小项称为任意项2.7具有无关项的逻辑函数及其化简2.7.1 约束项、任意项和逻辑函数式中的无关项2.7.2 无关项在化简逻辑函数中的应用v合理地利用无关项，可得更简单的化简结果。v加入（或去掉）无关项，应使化简后的项数最少，每项因子最少 从卡诺图上直观地看，加入无关项的目的是为矩形圈最大，矩形组合数最少。0001111000101111101ABCD000111100001x0010 x1011x0 xx101x0 xABCD000111100001x0010 x1011x0 xx101x0 xABCD例：00011

16、110000001011x0111 xxxx1010 xxABCD第三章v门电路：指实现基本逻辑运算和复合逻辑运算的单元电路。v是数字电路的基本单元电路。v常用的门电路有：与门、与非门、或门 门电路中以高门电路中以高门电路中以高门电路中以高/低电平表低电平表低电平表低电平表示逻辑状态的示逻辑状态的示逻辑状态的示逻辑状态的1/01/0v二极管门电路vCMOS门电路开关特性vTTL门电路获得高、低电平的基本原理（a）单开关电路 （b）互补开关电路正逻辑：高电平表示1，低电平表示0负逻辑：高电平表示0，低电平表示1高/低电平都允许有一定的变化范围,不是一个固定值本书采用正逻辑分类v逻辑功能：与门、或

17、门、非门、与非门，或非门、与或非门、异或门。v按制造工艺：v双极型：采用双极型半导体器件作为元件,速度快、负载能力强，但功耗较大、集成度较低。TTLv单极型：采用金属-氧化物半导体场效应管(MOS)作为元件。结构简单、制造方便、集成度高、功耗低，但速度较慢。CMOSv混合型。v按集成度高低：v小规模集成电路（SSI）：仅包含VVGS(GS(thth),D-S,D-S间形成导电沟道间形成导电沟道（N N型层）型层）开启电压二、输入特性和输出特性输入特性：直流电流为0，看进去有一个输入电容CI，对动态有影响。输出特性：iD=f(VDS)对应不同的VGS下得一族曲线。漏极特性曲线（分三个区域）截止区

18、 恒流区 可变电阻区漏极特性曲线（分三个区域）截止区：VGS 109漏极特性曲线（分三个区域）恒流区：iD 基本上由VGS决定，与VDS 关系不大漏极特性曲线（分三个区域）可变电阻区：当VDS 较低（近似为0），VGS 一定时，这个电阻受VGS 控制、可变。三、MOS管的基本开关电路四、等效电路OFF，截止状态 ON，导通状态CI：栅极的输入电容，指栅、源之间存在很小的寄生电容，其数值约为几皮法。在动态工作情况下（即vI在高低电平间跳变时），iD、vDS的变化将滞后于输入电压。五、MOS管的四种类型v增强型v耗尽型大量正离子导电沟道CMOS反相器的电路结构和工作原理一、电路结构CMOS电路最突

19、出的优点：静态功耗极小。原因：静态下，T1、T2总有一个截止，而截止内阻极高，故流过T1、T2的静态电流极小。二、电压传输特性二 电流传输特性三、双极型三极管的基本开关电路只要参数合理：只要参数合理：只要参数合理：只要参数合理：V VI I=V=VILIL时，时，时，时，T T截止，截止，截止，截止，V VOO=V=VOHOHV VI I=V=VIHIH时，时，时，时，T T导通，导通，导通，导通，V VOO=V=VOLOL工作状态分析：图解分析法：四、三极管的开关等效电路截止状态截止状态饱和导通状态饱和导通状态基本电路模块TTL集成门电路中的几种基本电路模块a与结构 b 或非结构TTL集成门

20、电路中的几种基本电路模块c倒相结构 d电平偏移结构TTL集成门电路中的几种基本电路模块e推拉式输出结构 f OC输出结构CMOS集成门电路中的几种基本电路模块a 反相结构 b 与非结构CMOS集成门电路中的几种基本电路模块 c或非结构 d 传输门结构CMOS集成门电路中的几种基本电路模块 e OD输出结构vP 151 3.7第四章v编码器v74HC148 p171 4.3.1v译码器 v74HC138 p177 4.3.2 p186 4.3.3v数据选择器v74HC153 74HC151 P189 4.3.4 P190 4.3.6 过程 简图v加法器 p 197 4.3.7v数值比较器 p19

21、9 4.3.8v课后作业题例例4.3.1：试试用用两两片片74LS148（74HC148）组组成成16线线4线线优先编码器。优先编码器。优先权优先权最高最高均无信号时，才允许对均无信号时，才允许对输入信号编码。输入信号编码。00101111111001 1 1 11 0 1(1)片处于编码状态片处于编码状态,(2)片被封锁。片被封锁。1 1 1 1 1 1 1 110(2)片处于编码状态片处于编码状态111010010101 11 0 1 0 1例例4.3.2：试试用用两两片片3线线8线线译译码码器器74HC138组组成成4线线16线译码器。线译码器。(1)片工作，片工作，(2)片禁止。若输入

22、片禁止。若输入D3D2D1D0=0100时，时，译码器译码器_输出输出_。000（1）11110111(2)片工作，片工作，(1)片禁止。若输入片禁止。若输入D3D2D1D0=1101时，时，译码器译码器_输出输出_。111（2）11111011例例4.3.3：试试用用3线线8线线译译码码器器74HC138设设计计一一个个多多输输出的组合逻辑电路。输出逻辑函数式为出的组合逻辑电路。输出逻辑函数式为解：解：化为最小项之和的形式：化为最小项之和的形式：当当S1=1,S2=S3=0时时,令令A2=A,A1=B,A0=C,则则画电路图画电路图例例4.3.4用双用双4选选1数数据选择器构据选择器构成成8

23、选选1数据数据选择器选择器.A2=0时，上边一半数据选择器工作，数据时，上边一半数据选择器工作，数据D0D3选选择一路输出；择一路输出；A2=1时，下边一半数据选择器工作，数据时，下边一半数据选择器工作，数据D4D7选选择一路输出。择一路输出。解：解：例例4.3.6对照对照74HC151输出表达式，求输出表达式，求Di写出最小项表达式写出最小项表达式选用选用8选选1数据选择器数据选择器74HC151，当当S=0时，时，令令A2=A、A1=B、A0=C,代入上式得：代入上式得：比较比较L和和Y，得：得：画连线图画连线图另解另解:写出最小项表达式写出最小项表达式选用双选用双4选选1数据选择器数据选

24、择器74HC153其中的一半，其中的一半，当当S1=0时，令时，令A1=A、A0=B,代入上式得：代入上式得：对照对照74HC153输出表达式，求输出表达式，求Di可得：可得：D10CD11CD12=CD13=C画连线图画连线图例例4.3.7解：解：BCD码码+0011=余余3码码设输入设输入8421码用变码用变量量DCBA表示，输表示，输出余三码用变量出余三码用变量Y3Y2Y1Y0表示。表示。则有则有Y3Y2Y1Y0DCBA+0011解：解：设输入余三码用变设输入余三码用变量量DCBA表示，输表示，输出出8421码用变量码用变量Y3Y2Y1Y0表示。则表示。则有有Y3Y2Y1Y0DCBA+0

25、011补补DCBA+1101用一片用一片74LS283将余三码转换成将余三码转换成8421BCD码。码。余余3码码0011=BCD码码例例4.3.8试用两片试用两片74LS85组成一个组成一个8位数值比较器。位数值比较器。第五章v1 触发器 的分类 v2 SR JK D T触发器的状态图和特性方程v5.6小节v例题 5.2.1；5.3.1；5.3.2；5.4.1；5.4.2；5.4.3v作业一、SR触发器1.定义，凡在时钟信号作用下，具有如下功能的触发器称为SR触发器00 0 000 1 110 0 110 1 101 0 001 1 011 0 1*11 1 1*二、JK触发器1.定义定义0

26、0 0000 1110 0110 1101 0001 1011 0111 10三、T触发器1.定义：凡在时钟信号作用下，具有如下功能的触发器000010101110下降沿四、D触发器1.定义：凡在时钟信号作用下，具有如下功能的触发器000010101111。上升沿v逻辑功能：v是 与输入及 在CLK作用后稳态之间的关系v （RS,JK,D,T）v v电路结构形式：v具有不同的动作特点（转换状态的动态过程）v（同步，主从，边沿）例例5.2.100111001110101101001110101100011例：例：5.3.1例：例：5.3.2特性方程：特性方程：Q*=D例例5.4.1下降沿例例5.

27、4.2下降沿例例5.4.301第二个第二个CLK1期间，期间，Q=1,J=0,K=1,主触主触发器被置发器被置0；虽然；虽然CLK下降沿到达时下降沿到达时又回到又回到K=0,但从触但从触发器输出发器输出Q*=0.011第三个第三个CLK=1期间，期间，Q=0，J=K=1,主触发主触发器被置器被置1，虽然，虽然CLK下降沿到达时又回到下降沿到达时又回到J=0,从触发器保持输从触发器保持输出出Q*=1。一、SR触发器下降沿触发二、JK触发器下降沿触发三、T触发器下降沿触发四、D触发器上升沿触发第六章v1时序逻辑电路分析方法v2 寄存器和移位寄存器v3 计数器(重点)v4 状态转化图 n进制的接法和

28、分析6.1 概述概述一、一、组合电路与时序电路的区别组合电路与时序电路的区别1.组合电路：组合电路：电路的输出电路的输出只与电路的输入有关，只与电路的输入有关，与电路的与电路的前一时刻前一时刻的状态无关。的状态无关。2.时序电路：时序电路：电路在某一给定时刻的输出电路在某一给定时刻的输出取决于该时刻电路的输入取决于该时刻电路的输入还取决于还取决于前一时刻电路的状态前一时刻电路的状态由触发器保存由触发器保存时序电路：时序电路：组合电路组合电路+触发器触发器电路的状态与电路的状态与时间时间顺序有关顺序有关电路图电路图时钟方程、时钟方程、驱动方程驱动方程(和和输出方程输出方程)状态方程状态方程 和输

29、出方程和输出方程状态图、状态图、状态表状态表时序图时序图15时序电路的分析步骤：时序电路的分析步骤：46.2 时序逻辑电路的时序逻辑电路的分析方法分析方法2将驱动方程代入特性方程判断电路逻判断电路逻辑功能辑功能,检查检查自启动自启动3计算几个概念几个概念有效状态：有效状态：在时序电路中，凡是被利用了的状态。有效循环有效循环：有效状态构成的循环。无效状态：无效状态：在时序电路中，凡是没有被利用的状态。无效循环无效循环：无效状态若形成循环，则称为无效循环。自启动：自启动：在CLK作用下，无效状态能自动地进入到有效循环中，则称电路能自启动自启动自启动自启动，否则称不能自启动。例6.2.1解解:写方程

30、组写方程组驱动方程同步时序电路，时钟方程省去。输出方程求状态方程求状态方程将驱动方程代入JK触发器的特性方程 中得电路的状态方程:计算、列状态转换表计算、列状态转换表画状态转换图画状态转换图000001010011100101110111/0/0/0/0/0/0/1/1Q3Q2Q1/Y作时序图作时序图说明电路功能说明电路功能这是一个同步七进制加法计数器，能自启动。000001001011001011011000例6.2.3解:写方程式驱动方程代入D触发器的特性方程，得到电路的状态方程输出方程求状态方程求状态方程输入 现 态 次 态输出AY0001010110000010111101111001

31、11100001110001000100计算、计算、列状态转列状态转换表换表00011011001/010/011/000/1111/100/001/010/0输入 现 态 次 态输出AY000101011000001011111101100111100001110001100000画状态转换图画状态转换图电路状态电路状态转换方向转换方向00011011转换条件转换条件0/0A/YQ2Q10/10/00/01/01/01/11/0作时序图作时序图说明电路功能说明电路功能A=0时是二位二进制加法计数器；A=1时是二位二进制减法计数器。011110011001寄存器v单向v双向vP275-276

32、74LS194A 及扩展计数器v同步 v74LS161 与74LS163（表6.3.4）p282v74LS191 p286v74LS160 p291v异步vM进制的构成 p298 重点vMNv置零法，置数法 p299v以160为例子：置零 LD=1 置数Rd=1v例题6.3.2 6.3.3 6.3.44位同步二进制计数器位同步二进制计数器74161功能表功能表74161具有具有异步清零异步清零和和同步置数同步置数功能功能.例例6.3.2解：解：置零法置零法74LS160具有异步清零功能Q3Q2Q1Q00000000100100011010001010110当当M1/3VCC）vC2=1若通电后

33、若通电后Q=0TD导通导通vC0Q=0保持保持若通电后若通电后Q=1TD截止截止C充电至充电至vC=2/3VCCQ=0TD导通导通Q=0保持保持稳态：稳态：vI=1，vO=0，Q=0，TD导通导通1.稳态稳态C放电放电vC=2/3VCC2.暂态暂态触发时：触发时：vI为为vI降至降至1/3VCCTD截止截止C充电充电Q=1C充电至充电至vC=2/3VCCQ=0TD导通导通C放电放电vC=2/3VCCC放电放电Q=0稳态稳态假定此时假定此时vI已经回到高已经回到高于于1/3VCC触发时：触发时：vI为为3.性能参数二、单稳态触发器的特点：1.有稳态和暂稳态两个不同的工作状态。2.在外界触发信号作

34、用下，能从稳态暂稳态，维持一段时间后自动返回稳态。3.暂稳态维持的时间长短取决于电路内部参数，与触发脉冲无关。一、用施密特触发器构成的多谐振荡器10.5.4 用555接成多谐振荡器假设假设:VOHVDDVOL01.工作原理工作原理（1）多谐振荡器）多谐振荡器没有稳定状态没有稳定状态，只有两个暂稳态。，只有两个暂稳态。（2）通过电容的充电和放电，使两个暂稳态相互交）通过电容的充电和放电，使两个暂稳态相互交替，从而产生替，从而产生自激振荡自激振荡，无需外触发。，无需外触发。（3）输出周期性的）输出周期性的矩形脉冲信号矩形脉冲信号，由于含有丰富的，由于含有丰富的谐波分量，故称作多谐振荡器。谐波分量，

35、故称作多谐振荡器。2.多谐振荡器的多谐振荡器的特点：特点：输 入输 出0XX0导通10导通1不变 不变11截止11截止上电时，上电时，vc=0TD截止，截止，C充电充电1.工作原理工作原理二、用二、用555接成多谐振荡器接成多谐振荡器输 入输 出0XX0导通10导通1不变 不变11截止11截止C充电至充电至vc=2/3VCCTD导通，导通，C放电放电10.5 555定时器及其应用10.5.1 555定时器（数/模混合IC）一、电路结构由电压比较器（C1,C2）触发器输出缓冲器（G3,G4）OC输出的三极管（TD）组成输 入输 出0XX0导通10导通1不变 不变11截止11截止10.5.2 用555定时器接成施密特触发器工作原理输 入输 出0XX0导通10导通1不变 不变11截止11截止10.5.3 用555定时器接成单稳态触发器输 入输 出0XX0导通10导通1不变不变11截止11截止性能参数：暂稳态输出的宽度10.5.4 用555接成多谐触发器输 入输 出0XX0导通10导通1不变不变11截止11截止10.5.4 用555接成多谐触发器如希望q50%?