数字逻辑考前辅导讲座.ppt

《数字逻辑考前辅导讲座.ppt》由会员分享，可在线阅读，更多相关《数字逻辑考前辅导讲座.ppt（63页珍藏版）》请在三一文库上搜索。

1、华东理工大学网络教育学院数字逻辑电路与逻辑设计数字逻辑电路与逻辑设计2012年考试辅导讲座本次考试题型与说明本次考试题型与说明一、考试题型一、考试题型1.单项选择题（单项选择题（15小题，每小题小题，每小题2分，共分，共30分）分）2.判断题（判断题（15小题，每小题小题，每小题1分，共分，共15分）分）3.计算与化简（本大题共计算与化简（本大题共3小题，每小题小题，每小题5分，共分，共15分）分）4.分析题（本大题共分析题（本大题共3小题，每小题小题，每小题8分，共分，共24分）分）5.设计题（本大题共设计题（本大题共2小题，每小题小题，每小题8分，共分，共16分）分）2二、说明二、说明1.

2、计算与化简计算与化简主要是进制转换、十进制数的主要是进制转换、十进制数的BCD码表示、反演规码表示、反演规则和对偶规则的应用、用代数法化简函数、用卡诺图化则和对偶规则的应用、用代数法化简函数、用卡诺图化简函数。简函数。2.分析题分析题主要是组合逻辑电路分析、时序逻辑电路分析、触主要是组合逻辑电路分析、时序逻辑电路分析、触发器波形分析。发器波形分析。3.设计题设计题用用SSI设计组合逻辑电路；设计组合逻辑电路；用用MSI设计组合逻辑电路。设计组合逻辑电路。4.本次考试范围为本次考试范围为1、3、4、5、6章节章节3一、基本知识点：一、基本知识点：1仅当全部输入均为仅当全部输入均为0时，输出才为时

3、输出才为0，否则输，否则输出为出为1，这种逻辑关系称为或逻辑。，这种逻辑关系称为或逻辑。2一有双输入变量一有双输入变量A、B的与非门，当的与非门，当B分别为分别为0、1时，输出时，输出Y分别为分别为1、。3若若 A B=1，则必定，则必定 A C=C。4若已知若已知 且且 ，则必定，则必定 。5 若已知若已知 ，则当，则当A=1时必定时必定46若若 A B=C，且，且 =0，则，则 A,B 分别为分别为1,1。7 =0。8 。9函数表达式函数表达式 是是“与或与或”式，但不是标准式，但不是标准“与或与或”式。式。10若同意为若同意为 1、不同意为、不同意为 0，表决不一致为，表决不一致为 1

4、表决一致为、表决一致为 0，则二输入端异或门电路能，则二输入端异或门电路能实现实现“两人表决不一致两人表决不一致”的判断功能。的判断功能。511.缆车缆车A和和B同一时刻只能允许一上一下地行驶。同一时刻只能允许一上一下地行驶。设设A、B为为1表示缆车上行，表示缆车上行，F为为1表示允许行驶，则表示允许行驶，则 逻辑表达式逻辑表达式 能实现该功能。能实现该功能。12某逻辑函数的最简表达式为某逻辑函数的最简表达式为 ，在只有原变量没有反变量的条件下，按照该表达式在只有原变量没有反变量的条件下，按照该表达式实现的电路共需要实现的电路共需要3种类型种类型5个门电路。个门电路。13设计一个五位二进制码

5、的奇偶校验电路，需要设计一个五位二进制码的奇偶校验电路，需要4个异或门。个异或门。14 跟四变量函数的最小项跟四变量函数的最小项 相邻的最小项相邻的最小项有有 、。15对于某一最小项对于某一最小项mi，仅有一组变量的取值能使，仅有一组变量的取值能使之为之为“1”，其余任何变量取值的组合均使之为，其余任何变量取值的组合均使之为“0”。616当当A、B、C取值为取值为101时，三变量函数的最小时，三变量函数的最小项中，仅有项中，仅有m 5=1。17若若jk，则，则 0。18由卡诺图化简函数的原理可知，一个由卡诺图化简函数的原理可知，一个n变量函数变量函数的卡诺图中，若存在由的卡诺图中，若存在由2

6、m 个个“1”方格构成的矩形方格构成的矩形区域，则可消去其中的区域，则可消去其中的m个互反变量。个互反变量。19.常用的常用的BCD码有码有8421码、码、2421码、余码、余3码等，其码等，其中中2421码既是有权码又是自补码。码既是有权码又是自补码。20将低位来的进位位与两个一位二进制数一起相将低位来的进位位与两个一位二进制数一起相加，产生一位和值及一位向高位进位的加法器称为加，产生一位和值及一位向高位进位的加法器称为全加器。全加器。721实现两个一位二进制数相加，产生一位和值及实现两个一位二进制数相加，产生一位和值及一位进位值，但不考虑低位来的进位位的加法器称一位进位值，但不考虑低位来的

7、进位位的加法器称为半加器。为半加器。22将每一个代码译为一个特定的输出信号表示它将每一个代码译为一个特定的输出信号表示它原来所代表的信息称为译码过程。原来所代表的信息称为译码过程。23用用3线线8线译码器芯片扩展实现一个线译码器芯片扩展实现一个 4线线 16线线 译码器。需译码器。需2片片3线线8线译码器线译码器24数据选择器是数据选择器是n个输入数据对个输入数据对1个输出端的逻辑个输出端的逻辑电路。电路。25用用9片八选一数据选择器芯片可扩展实现一个片八选一数据选择器芯片可扩展实现一个64选一数据选择器。选一数据选择器。826.组合逻辑电路主要由各种门电路组合而成，其中组合逻辑电路主要由各种

8、门电路组合而成，其中不包含存储信息的记忆元件的电路。不包含存储信息的记忆元件的电路。27计数器属于时序逻辑电路的范畴。计数器属于时序逻辑电路的范畴。28触发器符号图中触发器符号图中CP端有端有“”、无、无“”表示表示触发器采用上升沿触发。触发器采用上升沿触发。29触发器符号图中触发器符号图中CP端无端无“”、无、无“”表示表示触发器采用高电位触发。触发器采用高电位触发。30设触发器的初态为设触发器的初态为 ，将，将D触发器的触发器的 、输出端通过双输入的或非门连接到输出端通过双输入的或非门连接到D输入端，则当输入端，则当CP脉冲到来时，触发器的状态脉冲到来时，触发器的状态 为为0。931当钟控

9、当钟控RS触发器的触发器的CP=0时，若输入由时，若输入由“0”“1”且随后由且随后由“1”“0”，则触发器的，则触发器的状态不变化。状态不变化。32CP有效时，若有效时，若JK触发器状态由触发器状态由“0”翻转为翻转为“1”，则此时的输入，则此时的输入J,K必定为必定为1,。33设触发器的初态为设触发器的初态为 ，将触发器的，将触发器的 、输出输出端分别连接到端分别连接到J,K输入端，即输入端，即 、，则当，则当CP脉冲到来时，触发器的状态脉冲到来时，触发器的状态 为为 。10二、计算与化简二、计算与化简1.十进制的十进制的BCD码码(1)含义：用特定的二进制码来代表每一个十进制数，即为二进

10、含义：用特定的二进制码来代表每一个十进制数，即为二进制编码的十进制数，简称二十进制编码制编码的十进制数，简称二十进制编码(缩写为缩写为BCD 码码)。(2)常用常用BCD码码 11例例1：将十进制数将十进制数736736分别转换成分别转换成8421 BCD8421 BCD码和余码和余3 BCD3 BCD码码。解：解：(1)将将(736)(736)1010转换为转换为8421BCD8421BCD码码 (736)(736)1010=(0111 0011 0110)=(0111 0011 0110)8421BCD8421BCD (2)将将(736)(736)1010转换为余转换为余3BCD码码 (7

11、36)(736)1010=(1010 0110 1001)余余3码码例例2：将（将（0011 0110 01010011 0110 0101）8421BCD8421BCD转换成十进制数转换成十进制数。解：将解：将8421码的每码的每4位转换成位转换成1位十进制数即可位十进制数即可所以：所以：(0011 0110 0101)(0011 0110 0101)8421BCD8421BCD(365)(365)101012例例3：将（将（1011 1010 01011011 1010 0101）余余3 3码码转换成十进制数转换成十进制数。解：将余解：将余3码的每码的每4位转换成位转换成1位十进制数即可位

12、十进制数即可所以：所以：(1011 1010 0101)(1011 1010 0101)余余3 3码码(872)(872)1010例例4：将（将（6B6B）1616转换成转换成84218421码。码。解：先将解：先将（6B6B）1616转换为十进制数为转换为十进制数为107107；再将再将107107转换为转换为84218421码：（码：（000100000111000100000111）84218421码码132 反演规则反演规则 由原函数求反函数的过程称为反演，只要将原函数由原函数求反函数的过程称为反演，只要将原函数Y按如下规则进行变换：按如下规则进行变换：将原函数将原函数Y中所有单个变量

13、用它的反变量代替；中所有单个变量用它的反变量代替；将将“与与”和和“或或”运算互换运算互换将常数将常数“1”和和“0”互换。互换。就可以得到原函数就可以得到原函数Y的反函数的反函数例：求函数的反函数例：求函数的反函数解：解：143 对偶规则对偶规则 由已知函数式求其对偶式的规则是：由已知函数式求其对偶式的规则是：将逻辑函数中的将逻辑函数中的“与与”和和“或或”运算互换运算互换将常数将常数“1”和和“0”互换。互换。就可以得到原函数就可以得到原函数Y的对偶式。的对偶式。例：求函数的对偶式。例：求函数的对偶式。解：解：154.代数法化简函数代数法化简函数例例1：用代数法化简函数：用代数法化简函数解

14、解：16例例2：用代数法化简函数：用代数法化简函数解：解：17例例3：用代数法化简函数：用代数法化简函数解：解：185.卡诺图化简函数卡诺图化简函数卡诺图的作图方法。卡诺图的作图方法。(1)把把n变量逻辑函数的所有最小项所表示的小方块按相邻原变量逻辑函数的所有最小项所表示的小方块按相邻原则排列成方块图，就形成了则排列成方块图，就形成了n变量的卡诺图。变量的卡诺图。(2)相邻原则：几何上邻接的小方格所代表的最小项，只有一相邻原则：几何上邻接的小方格所代表的最小项，只有一个变量互为反变量，其它变量都相同。个变量互为反变量，其它变量都相同。(3)n变量的逻辑函数有变量的逻辑函数有2n个最小项，因此

15、个最小项，因此n变量的卡诺图中应变量的卡诺图中应有有2n个方块。个方块。(4)n变量卡诺图的表示形式可参考教材变量卡诺图的表示形式可参考教材19卡诺图化简逻辑函数的方法。卡诺图化简逻辑函数的方法。第第1步步:根据所给的逻辑函数画出卡诺图，这是一个根据所给的逻辑函数画出卡诺图，这是一个“空空”图。图。第第2步步:用卡诺图表示逻辑函数，先将逻辑函数变换成最小项表用卡诺图表示逻辑函数，先将逻辑函数变换成最小项表达式，然后填入相应变量的达式，然后填入相应变量的“空空”卡诺图。最小项表达式中含有卡诺图。最小项表达式中含有的最小项，在卡诺图相应小方格中填入的最小项，在卡诺图相应小方格中填入“1”，其余则填

16、入，其余则填入“0”。填入了填入了“1”、“0”的卡诺图，就是对应于该逻辑函数的卡诺图。的卡诺图，就是对应于该逻辑函数的卡诺图。第第3步步:合并最小项，就是将卡诺图中相邻方块中的合并最小项，就是将卡诺图中相邻方块中的“1”加包围加包围圈。圈。第第4步步:将各包围圈中最小项合并的结果乘积项，进行逻辑将各包围圈中最小项合并的结果乘积项，进行逻辑加，即可得到该函数的最简与或表达式。加，即可得到该函数的最简与或表达式。20例例1：用卡诺图化简函数：用卡诺图化简函数F(A,B,C,D)=解：解：21例例2：用卡诺图化简函数用卡诺图化简函数F(A,B,C,D)=解：解：(1)先画卡诺图，然后在卡诺图上标出

17、函数先画卡诺图，然后在卡诺图上标出函数 =22解：解：(2)画包围圈画包围圈 (3)化简结果：化简结果：F=23三三.组合电路分析与设计组合电路分析与设计1.什么是组合逻辑电路。什么是组合逻辑电路。组合逻辑电路在任何时刻，电路的输出状态仅取决于该时组合逻辑电路在任何时刻，电路的输出状态仅取决于该时刻的输入状态的组合，而与电路的前一时刻的状态无关。这样刻的输入状态的组合，而与电路的前一时刻的状态无关。这样的逻辑电路称为组合逻辑电路。的逻辑电路称为组合逻辑电路。2.组合电路在电路结构上的特点。组合电路在电路结构上的特点。(1)单纯由各类逻辑门组成；单纯由各类逻辑门组成；(2)电路的输出和输入之间没

18、有反馈途径；电路的输出和输入之间没有反馈途径；(3)电路中不含存储元件。电路中不含存储元件。243.掌握组合逻辑电路的分析步骤掌握组合逻辑电路的分析步骤(1)由给定的逻辑电路写出各个输出端的逻辑表达式；由给定的逻辑电路写出各个输出端的逻辑表达式；(2)化简和变换逻辑表达式为最小项表达式；化简和变换逻辑表达式为最小项表达式；(3)根据最小项表达式，列出其真值表；根据最小项表达式，列出其真值表；(4)从真值表分析其执行的逻辑功能；从真值表分析其执行的逻辑功能；(5)评价原设计电路，进行改进设计，寻找最佳设计方案。评价原设计电路，进行改进设计，寻找最佳设计方案。254.组合逻辑电路的设计步骤组合逻辑

19、电路的设计步骤(1)对给出的逻辑设计问题，根据因果关系，确定输对给出的逻辑设计问题，根据因果关系，确定输入变量和输出变量，并规定变量状态的逻辑赋值。入变量和输出变量，并规定变量状态的逻辑赋值。(2)根据设计问题的实际情况，列出真值表。根据设计问题的实际情况，列出真值表。(3)根据真值表，写出对应的逻辑表达式。根据真值表，写出对应的逻辑表达式。(4)化简和变换逻辑表达式，以得到最简逻辑表达式。化简和变换逻辑表达式，以得到最简逻辑表达式。(5)按最简的逻辑表达式画出逻辑电路图。按最简的逻辑表达式画出逻辑电路图。5.熟练掌握用熟练掌握用SSI设计组合逻辑电路的方法。设计组合逻辑电路的方法。6.熟练掌

20、握用熟练掌握用MSI设计组合逻辑电路的方法。设计组合逻辑电路的方法。26例例1：分析如图所示电路，列出其表达式和真值表。：分析如图所示电路，列出其表达式和真值表。27 28 29例例2：分析如图所示电路，列出其表达式和真值表。：分析如图所示电路，列出其表达式和真值表。30 31 32例例3：分析如图所示电路，列出其表达式和真值表。：分析如图所示电路，列出其表达式和真值表。33由各门电路的输入、输出关系，推出整个组合逻由各门电路的输入、输出关系，推出整个组合逻辑电路的表达式为：辑电路的表达式为：34 真值表为：真值表为：35例例4：用：用SSI设计组合逻辑电路。设计组合逻辑电路。1.试用最少的与

21、非门电路设计实现一个试用最少的与非门电路设计实现一个“素数判别器素数判别器”，当输入，当输入 07（以三位二进制数（以三位二进制数A、B、C表示）中表示）中出现素数时，输出为出现素数时，输出为“1”。36372.用与非门设计一个三变量的偶数判别电路用与非门设计一个三变量的偶数判别电路（输入变量中（输入变量中1的个数为偶数时，输出为的个数为偶数时，输出为“1”，其他情况为，其他情况为“0”）。）。解：解：(1)该电路有三个输入变量为该电路有三个输入变量为A、B、C，一个输，一个输出变量出变量F。列出真值表。列出真值表 38(2)列出输出表达式：列出输出表达式：(3)转换为与非表达式转换为与非表达

22、式(4)画出逻辑电路图画出逻辑电路图39403举重比赛中设三个裁判，其中举重比赛中设三个裁判，其中A A为主裁判，为主裁判，B B、C C均为副裁判。杠铃的成功举起由各裁判按均为副裁判。杠铃的成功举起由各裁判按下各自的确认按钮来判定，只有当两个或两个下各自的确认按钮来判定，只有当两个或两个以上裁判（其中必须包括主裁判）判定成功时，以上裁判（其中必须包括主裁判）判定成功时，“举起有效举起有效”灯才亮。试用最少的门电路设计灯才亮。试用最少的门电路设计实现该功能。实现该功能。4142例例5：用：用MSI设计组合逻辑电路。设计组合逻辑电路。1.1.用八选一数据选择器实现下列函数：用八选一数据选择器实现

23、下列函数：432用用3-8译码器加少量与非门实现下列函数：译码器加少量与非门实现下列函数：44四四.触发器触发器1.触发器的基本性质触发器的基本性质（1）触发器有两个互非的输出端）触发器有两个互非的输出端Q和，所以它有两个稳和，所以它有两个稳定工作状态，一个是定工作状态，一个是“1”状态，另一个是状态，另一个是“0”状态。状态。（2）在一定的外界信号作用下，触发器可以从一个状态翻转）在一定的外界信号作用下，触发器可以从一个状态翻转为另一个稳定状态。为另一个稳定状态。2.触发器的分类触发器的分类（1）按有无时钟脉冲输入端分：）按有无时钟脉冲输入端分：没有时钟控制端的基本触发器；有时钟控制端的钟控

24、触发器。没有时钟控制端的基本触发器；有时钟控制端的钟控触发器。（2）按控制输入信号分：）按控制输入信号分：RS触发器、触发器、D触发器、触发器、JK触发器、触发器、T触发器触发器453.时钟触发器的一些基本概念时钟触发器的一些基本概念（1）初态：某个时钟脉冲作用前触发器的状态即老状态，）初态：某个时钟脉冲作用前触发器的状态即老状态，初态也可称为初态也可称为“现态现态”。（2）次态：某个时钟脉冲作用后触发器的状态即新状态。）次态：某个时钟脉冲作用后触发器的状态即新状态。4.钟控钟控RS触发器的电路特点、特性表、特性方程触发器的电路特点、特性表、特性方程（1）电路特点：）电路特点：触发器有一个时钟

25、输入端触发器有一个时钟输入端CP，两个输入控制端两个输入控制端R和和S。当无当无CP脉冲作用时，触发器状态保持不变。脉冲作用时，触发器状态保持不变。当有当有CP脉冲作用时，触发器状态将根据脉冲作用时，触发器状态将根据RS端所加信号而变化。端所加信号而变化。46（2）特性表：）特性表：（3）特性方程：）特性方程：（约束条件）（约束条件）475.钟控钟控D触发器的电路特点、特性表、特性方程触发器的电路特点、特性表、特性方程（1）电路特点：）电路特点：触发器有一个时钟输入端触发器有一个时钟输入端CP，一个输入控制端一个输入控制端D。当无当无CP脉冲作用时，触发器状态保持不变。脉冲作用时，触发器状态保

26、持不变。当有当有CP脉冲作用时，触发器状态将根据脉冲作用时，触发器状态将根据D端所加信号而变化。端所加信号而变化。（2）特性表：）特性表：（3）特性方程：）特性方程：486.钟控钟控JK触发器的电路特点、特性表、特性方程触发器的电路特点、特性表、特性方程（1）电路特点：）电路特点：触发器有一个时钟输入端触发器有一个时钟输入端CP，两个输入控制端两个输入控制端J、K。当无当无CP脉冲作用时，触发器状态保持不变。脉冲作用时，触发器状态保持不变。当有当有CP脉冲作用时，触发器状态将根据脉冲作用时，触发器状态将根据J、K端所加信号而变化。端所加信号而变化。（2）特性表：）特性表：（3）特性方程：）特性

27、方程：497.钟控触发器有哪几种触发方式、各自特点钟控触发器有哪几种触发方式、各自特点（1）同步式触发方式）同步式触发方式触发特点：在触发特点：在CP高电平期间接收控制信号并改变状态。高电平期间接收控制信号并改变状态。（2）维持阻塞触发方式）维持阻塞触发方式触发特点：仅在触发特点：仅在CP脉冲上升沿接收控制信号并改变状态。脉冲上升沿接收控制信号并改变状态。（3）边沿触发方式）边沿触发方式触发特点：仅在触发特点：仅在CP脉冲下降沿接收控制信号并改变状态。脉冲下降沿接收控制信号并改变状态。（4）主从触发方式（略）主从触发方式（略）50举例说明举例说明例例1：下降沿触发的下降沿触发的JKJK触发器输

28、入信号波形如下图所示，请画出触发器输入信号波形如下图所示，请画出输出端输出端Q Q的对应波形。（设触发器初态为的对应波形。（设触发器初态为“0”0”）51例例2：上升沿触发的维持阻塞：上升沿触发的维持阻塞D触发器输入信号波形如图所示，触发器输入信号波形如图所示，请画出输出端请画出输出端Q的对应波形。（设触发器初态为的对应波形。（设触发器初态为“0”）解：首先在每一个解：首先在每一个CP脉冲的上升沿画一条竖线；然后根据竖脉冲的上升沿画一条竖线；然后根据竖线处线处D的信号可画出的信号可画出Q的相应状态；竖线之间的的相应状态；竖线之间的Q状态保持不状态保持不变，即可画出变，即可画出Q的对应波形。的对

29、应波形。52五五.时序逻辑电路：时序逻辑电路：1.时序逻辑电路的特点时序逻辑电路的特点时序电路在任一时刻的输出值不仅与该时刻的输入值有关，时序电路在任一时刻的输出值不仅与该时刻的输入值有关，而且还与过去的输入有关，因此它必须包含记忆电路。而且还与过去的输入有关，因此它必须包含记忆电路。时序电路包括组合电路和记忆电路两部分，后者主要由触发器组成。时序电路包括组合电路和记忆电路两部分，后者主要由触发器组成。2.时序逻辑电路的分类时序逻辑电路的分类（1）按照电路中各触发器按照电路中各触发器CP脉冲的接法分：脉冲的接法分：同步时序电路和异步时序电路同步时序电路和异步时序电路（2）按照输出信号的特点：）

30、按照输出信号的特点：米里米里(Mealy)型和摩尔型和摩尔(Moore)型型533.熟练掌握时序逻辑电路的分析熟练掌握时序逻辑电路的分析（1）分析步骤分析步骤根据逻辑图写出各触发器的激励函数（即各控制根据逻辑图写出各触发器的激励函数（即各控制输入端的方程）、输出函数（即输出方程）。输入端的方程）、输出函数（即输出方程）。根据触发器的类型写出相应的特性方程，然后将根据触发器的类型写出相应的特性方程，然后将激励函数代入特性方程，求出状态方程。激励函数代入特性方程，求出状态方程。作出状态转换真值表、状态转换图。作出状态转换真值表、状态转换图。描述逻辑功能。描述逻辑功能。54（2）分析举例）分析举例例

31、例1.分析下图所示时序电路，指出其类型并给出状态表和状分析下图所示时序电路，指出其类型并给出状态表和状态图。态图。55解：解：(1)根据各触发器控制输入端的信号来源，列出控制方根据各触发器控制输入端的信号来源，列出控制方程和输出方程：程和输出方程：,(2)该电路各触发器的时钟输入接同一个时钟脉冲该电路各触发器的时钟输入接同一个时钟脉冲CP，而且而且电路输出是电路输出是与输入与输入A无关，所以该电路为无关，所以该电路为Moore型同步时型同步时序逻辑电路。序逻辑电路。(3)将上列各式代入将上列各式代入JK触发器特性方程触发器特性方程求出每一个触发器的状态方程：求出每一个触发器的状态方程：(4)列

32、状态表和状态图列状态表和状态图 5657例例2.分析下图所示时序电路，指出其类型并给出状态表和状分析下图所示时序电路，指出其类型并给出状态表和状态图。态图。58解：这是由两个解：这是由两个JK触发器、一个异或门及一个与门组触发器、一个异或门及一个与门组成的穆尔型时序电路。成的穆尔型时序电路。(1)求出输出、控制和次态方程求出输出、控制和次态方程输出方程：输出方程：控制方程：控制方程：次态方程：次态方程：(2)列出状态表和状态图列出状态表和状态图 5960例例3.分析下图所示时序电路，指出其类型并给出状态表和状分析下图所示时序电路，指出其类型并给出状态表和状态图。态图。61解：这是由两个解：这是由两个T触发器及一个与门组成的米莱型时序触发器及一个与门组成的米莱型时序电路。电路。(1)求出输出、控制和次态方程求出输出、控制和次态方程输出方程：输出方程：控制方程：控制方程：次态方程：次态方程：(2)列出状态表和状态图列出状态表和状态图 6263