数字电路逻辑设计数字竞赛抢答器.doc

《数字电路逻辑设计数字竞赛抢答器.doc》由会员分享，可在线阅读，更多相关《数字电路逻辑设计数字竞赛抢答器.doc（12页珍藏版）》请在三一文库上搜索。

1、 数字电路逻辑设计 课程设计设计名称 数字竞赛抢答器专业班级 学 号 姓 名 指导教师 太原理工大学现代科技学院 课程设计太原理工大学现代科技学院专业班级学生姓名课程名称数字电路逻辑设计设计名称数字竞赛抢答器设计周数1.5周指导教师设计任务主要设计参数设计竞赛抢答器，要求：（1）设计制造一个可容纳六组参赛的数字式抢答器，每组设置一个抢答按钮供抢答者使用。（2）电路具有第一抢答信号的鉴别和锁存功能。（3）设置记分电路。每组在开始预置成100分，抢答后由主持人记分，答对一次加10分，否则减10分。（选做）（4）设置犯规电路。对提前抢答和超时抢答的组别鸣喇叭示警，并由组别电路显示出犯规组别。（选做）

2、设计内容设计要求1、根据选题要求，进行方案比较，画出系统框图，进行初步设计。2、设计单元电路，计算参数，选择元器件。3、画出系统电路原理图。4、利用EWB软件对原理图进行仿真，修改设计中的疏漏。5、现场安装调试。 6、撰写课程设计说明书。主要参考资 料1 贾秀美. 数字电路硬件设计实践. 高等教育出版社, 2008学生提交归档文件课程设计说明书，主要包括以下内容：1. 设计方案，系统框图，原理分析；2. 系统各模块的原理图；3. EWB软件仿真分析；4. 设计总结部分，指出设计系统的特点及选用方案优缺点，提出改进意见及展望，总结设计收获、体会；5. 参考文献。课程设计任务书注：1.课程设计完成

3、后，学生提交的归档文件应按照：封面任务书说明书图纸的顺序进行装订上交（大张图纸不必装订） 2.可根据实际内容需要续表，但应保持原格式不变。指导教师签名： 日期： 装订线专业班级 学号 姓名 成绩 1.1设计目的有许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光及音响等多种手段指示出第一抢答者。同时，还可以设置记分、犯规及奖惩记录功能。(1). 了解抢答器的设计原理 (2). 掌握其外围电路的设计与主要性能参数测试方法 (3). 掌握抢答器的设计方法与电子线路系统的装调技术1.2设计要求内容和步骤1.2.1设计要求设计竞赛抢答器，要求：（1）设计制造一个

4、可容纳六组参赛的数字式抢答器，每组设置一个抢答按钮供抢答者使用。（2）电路具有第一抢答信号的鉴别和锁存功能。（3）设置记分电路。每组在开始预置成100分，抢答后由主持人记分，答对一次加10分，否则减10分。（选做）（4）设置犯规电路。对提前抢答和超时抢答的组别鸣喇叭示警，并由组别电路显示出犯规组别。（选做）1.2.2设计步骤1、根据选题要求，进行方案比较，画出系统框图，进行初步设计。2、设计单元电路，计算参数，选择元器件。3、画出系统电路原理图。4、利用EWB软件对原理图进行仿真，修改设计中的疏漏。5、现场安装调试。 6、撰写课程设计说明书。2.1 电路的基本功能要求及原理方框图2.1.1基本

5、功能要求1：设计一个智力抢答器抢答器，能同时供6名选手或6个代表队比赛，他们的编号分别是1，2，3，4，5，6各用一个按纽，按纽编号与选手的编号相对应，分别用6个按钮S1-S6表示。2: 给主持人设置一个系统清除和抢答开始的控制开关S。3：抢答器具有锁存与显示功能。即抢答开始后，若选手按动按钮，锁存器立即锁存相应的选手编号，并在LED数码管上显示选手的编号（1-6），同时扬声器发出声响提示。选手抢答实行优先锁存，禁止其他选手抢答，优先抢答选手的编号一直保持到主持人将系统清除为止。4：抢答器具有定时抢答功能，且一次抢答的时间为30秒，当主持人启动开始键后，定时器立刻倒计时，若30秒时间内有选手抢

6、答，则显示器显示倒计时时间，并显示，保持到主持人将系统清除为止。5：参赛选手在设定的时间内进行抢答有效，超过时间抢答无效，定时器停止工作，定时显示器显示00。6：计分电路，与抢答电路相互独立，每组在开始时预置成100分，答对一次加10分，否则减10分，由主持人计分。2.1.2原理框图图2.1 原理框图工作原理：接通电源后，主持人将开关拨到清零状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示00；主持人将开关闭合即“开始”状态，宣布开始抢答器工作。定时器计时，选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示时间

7、如果再次抢答必须由主持人再次操作清除和开始状态开关。3.1 抢答器电路当电路接上电源后，整个电路都处于工作状态当主持人开关打开时，电路处于清零状态此时，各个触发器的Q非端输出都为，假设芯片编码器74LS148处于工作状态，此时，输入的都是高电平，而两输出使能端EO和GS的输出状态分别为0和，GS端与个JK触发器的JK端相连，即各输入端均为1，所以只要当R端为无效电平“1”时，同时有效脉冲边沿过来时触发器就能翻转。当主持人闭合开关，宣布可以抢答后，主线灯亮，此时电路为可抢答状态，当选手按下开关时，CP脉冲由高电平变为低电平，即有一个有效地脉冲边沿过来，触发器发生反转，此时Q端为1，同时对应的灯

8、亮，Q非端输出为0，此时74LS148的其中一个输入端输入信号“0”，OE与GS发生翻转，OE=1，GS=0。使得触发器的JK输入端输入“0”，就算其他选手把开关合上，其对应的触发器也不会翻转。图3.1 抢答器电路3.2 显示电路图3.2显示电路 当其中一个选手按下抢答器后，74LS148编码器其中一个输入端为0，例如，当1号选手按下开关，则Q1输入为0，此时Q6Q5Q4Q3Q2Q1为111110，输出Y2Y1Y0为110经过74LS48译码器为001,则在七段数码管上显示“1”表3.1 74LS148芯片真值表Q1Q2Q3Q4Q5Q6Y1Y2Y3EOGS01111111010X0111110

9、110XX011110010XXX01101110XXXX0101010XXXXX000110表3.2七段数码管真值表ABCDabcdefg字形0000111111001000011000011100110110120010111100131010011001140110101101151110001111163.3 报警电路图3.3报警电路报警电路由两个555定时器构成。由图中可以看到,接上电源后,当信号输入为高电平时,第一个555连接成的单稳态触发器的输出为低电平,处于稳定状态,这时,右边的多谐振荡器的复位输入为低电平,所以其输出也为低电平.扬声器不发音.当信号输入为低电平时,单稳态触发器

10、被触发,处于暂稳态,此时其输出为高电平,输入到多谐振荡器的复位端,多谐振荡工作,输出为频率为1.2KHz的脉冲波形.这样扬声器就会以1.2KHz的频率发出间歇式声响。要求持续23秒，可调节电阻和电容实现。假设t=3s，电阻分别为20k、273k、0.61k、2.4k，电容分别为100pf、100pf、0.22uf、0.01uf。3.4 定时电路图3.4定时电路定时电路由两片74LS160构成，其本身为十进制同步计数器，真值表如下所示：表3.3CLKMRPES1S2QXX1XX全010XX预置数0011计数X000X保持X00X0保持当有效脉冲边沿过来时，有两片74LS160构成的31进制加计数

11、器，当片1输出为0001，片二输出为1100，即转换为十进制时是30，此时片1Q0输出和片二Q0、Q1输出经过三输入与非门后为“0”，使片1的CET、CEP输入为0，片1停止工作，所以数码管显示30。3.5 秒脉冲发生电路图3.5秒脉冲发生电路由555定时器构成的多谐振荡器经过调整电阻电容能改变秒冲周期。当R1=15K，R2=68K，C1=10uF时，T=1s。3.6 计分电路图3.6计分电路预置分数为100分，最小变量为10，则各位数保持0不变，所以低位74LS48输入均为零不变。由于74LS192为BCD十进制可逆同步计数器，真值表如下表所示：表3.4UPDWNRSTLDQ0Q1Q2Q3X

12、X1X0000XX01ABCD100加法计算100减法计算1100保持当选手答对问题时，拨动开关S1，则系统给十位进1，当要进位时，则向高位进位。答错时拨动开关S2，系统给十位减1，若十位为0时，系统会向高位借位。四、总电路及分析图4.1 总电路图4.2 计分电路五、元器件元器件名称 数量74LS148 1个74LS48 6个74LS192 2个74LS160 2个74LS126 1个CD4023BCM 1个DM7402N 1个555定时器 3个扬声器 1个七段数码显示器 6个六、设计心得和体会通过这次课程设计，加深了对课程概念的理解，锻炼了自己的动手能力。在做实验设计的最开始阶段，本小组完全处于迷茫的状态。本设计需要实现的功能较多，需要用到的电路知识也比较全面，但是通过在网上搜索近似功能电路，查看老师给的部分电路参考以及尽心设计，基本完成了实验要求的基本内容，并尽可能做到用较少的元件完成设计。在设计电路的过程中，通过翻看课本，网络查询等方式加深对很多知识的理解，同时通过这次实践认识到自己的不足之处虽然遇到很多难以解决的问题，但通过努力解决后获得很大的成就感.参考文献1 贾秀美, 数字电路硬件设计实践. 高等教育出版社, 20082 邹延 数字电路设计与实用电路广州：华南理工大学出版社，1989