数字电子技术PPT课件.ppt

《数字电子技术PPT课件.ppt》由会员分享，可在线阅读，更多相关《数字电子技术PPT课件.ppt（242页珍藏版）》请在三一文库上搜索。

1、4.5.1 同步时序逻辑电路设计的一般步骤同步时序逻辑电路设计的一般步骤4.5.2 同步时序逻辑电路设计举例同步时序逻辑电路设计举例结束结束结束结束放映放映放映放映4.5 4.5 同步时序逻辑电路的设计同步时序逻辑电路的设计7/10/20251复习复习同步计数器的分析方法、步骤？7/10/202524.5.1同步时序逻辑电路设计的一般步骤 时序逻辑电路设计是分析的逆过程,它是根据一定的设计要求，选择适当的逻辑器件设计出符合要求的逻辑电路的过程。本节仅介绍用门电路及触发器设计同步时序逻辑电路的方法，这种设计方法的基本指导思想是用尽可能少的时钟触发器和尽可能少的连线来实现设计要求。设计同步时序逻辑

2、电路的一般步骤如图4.4.1所示。7/10/202534.5.2同步时序逻辑电路设计举例 计数器是典型的时序逻辑电路，它的设计具有普遍性，我们以同步计数器为例来讲述同步时序逻辑电路的设计过程。同步计数器设计的一般步骤为：1.分析设计要求，确定触发器数目和类型；2.选择状态编码；3.求状态方程，驱动方程；4.根据驱动方程画逻辑图；5.检查能否自启动。7/10/20254例4.4.1 设计一个8421码十进制计数器。（1）确定触发器数目及类型十进制数计数器需要选用十个状态作为一个计数循环，计数长度M=10，因此要求2n10，则n=4，至少要4个触发器组成计数器。为了使设计出的电路最简单，选择4个触

3、发器组成计数器，并选用JK触发器。（2）选择状态编码四个触发器共有十六种状态组合，我们可以从中选出十种作为十进制计数循环，分别用S0S9表示。选择的方案有多种，根据题意应选择8421编码，即（取排列顺序为Q3Q2Q1Q0）S0=00000000，S1=00010001，S2=00100010，S3=00110011，S4=01000100，S5=01010101，S6=01100110，S7=01110111，S8=10001000，S9=10011001。根据选取的状态画状态图，如图4.4.4所示。7/10/20255（3）求状态方程、输出方程、驱动方程状态方程是描述计数器次态与现态关系的方

4、程，次态Qn+1和输出CO是以现态Qn为变量的函数。为了获得这个函数关系，我们可以首先根据状态图画卡诺图，如图4.4.5所示。7/10/20256（4）画逻辑图根据驱动方程画逻辑图如图表4.4.6所示。7/10/20257（5）检查是否具有自启动能力将各个无效状态（1010、1011、1100、1101、1110、1111）依次代入状态方程和输出方程进行计算，得无效状态转换表，如表4.4.1所示。表4.4.1表明，计数器的无效状态可以转入有效状态，计数器具有自启动能力。7/10/202585.1.1 5.1.1 用门电路构成的施密特触发器用门电路构成的施密特触发器 5.1.2 5.1.2 集成

5、施密特触发器及其应用集成施密特触发器及其应用 5.1 5.1 施密特触发器施密特触发器 结束结束结束结束放映放映放映放映第第5 5章章 脉冲波形的产生与变换脉冲波形的产生与变换7/10/20259复习复习触发器有什么特点？请画出与非门实现的基本RS触发器的电路图。请列出基本RS触发器的功能表。什么叫现态？次态？基本RS触发器的触发方式？7/10/202510第第5 5章章 脉冲波形的产生与变换脉冲波形的产生与变换 脉冲信号：指突然变化的电压或电流。脉冲电路的研究重点：波形分析。数字电路的研究重点：逻辑功能。获得脉冲波形的方法主要有两种：1利用脉冲振荡电路产生；2是通过整形电路对已有的波形进行整

6、形、变换，使之符合系统的要求。7/10/202511以下主要讨论几种常用脉冲波形的产生与变换电路：（功能、特点及其主要应用简介）1.施密特触发器：主要用以将非矩形脉冲变换成上升沿和下降沿都很陡峭的矩形脉冲；2.单稳态触发器：主要用以将脉冲宽度不符合要求的脉冲变换成脉冲宽度符合要求的矩形脉冲；3.多谐振荡器：产生矩形脉冲；4.555定时器。7/10/202512主要用途：把变化缓慢的信号波形变换为边沿陡峭的矩形波。特点：电路有两种稳定状态。两种稳定状态的维持和转换完全取决于外加触发信号。触发方式：电平触发。电压传输特性特殊，电路有两个转换电平（上限触发转换电平UT+和下限触发转换电平UT）。状态

7、翻转时有正反馈过程，从而输出边沿陡峭的矩形脉冲。5.1 5.1 施密特触发器施密特触发器7/10/2025135.1.15.1.1用门电路构成的施密特触发器用门电路构成的施密特触发器 1.电路组成两个CMOS反相器，两个分压电阻。用集成门电路构成的施密特触发器（a）电路（b）逻辑符号7/10/2025142.工作原理（1）工作过程设CMOS反相器的阈值电压UTH=VDD/2，输入信号uI为三角波。7/10/202515当uI=0V时，G1截止、G2导通，输出为UOL，即uO=0V。只要满足uI1UTH，电路就会处于这种状态（第一稳态）。当uI上升，使得uI1=UTH时，电路会产生如下正反馈过程

8、7/10/202516电路会迅速转换为G1导通、G2截止，输出为UOH，即uO=VDD的状态（第二稳态）。此时的uI值称为施密特触发器的上限触发转换电平UT+。显然，uI继续上升，电路的状态不会改变。7/10/202517如果uI下降，uI1也会下降。当uI1下降到UTH时，电路又会产生以下的正反馈过程：电路会迅速转换为G1截止、G2导通、输出为UOL的第一稳态。此时的uI值称为施密特触发器的下限触发转换电平UT。uI再下降，电路将保持状态不变。7/10/202518（2）工作波形与电压传输特性施密特触发器将三角波uI变换成矩形波uO。施密特触发器的工作波形及电压传输特性（a）工作波形（b）

9、电压传输特性3.重要参数上限触发转换电平UT+下限触发转换电平UT回差回差UT=UT+UT（通常通常UT+UT）改变改变R1和和R2的大小可以改变回差的大小可以改变回差UT 7/10/202519集成施密特触发器的UT+和UT的具体数值可从集成电路手册中查到。如CT74132的UT+1.7 V、UT0.9 V，所以，UTUT+UT1.7 V0.9 V0.8 V。5.1.25.1.2 集成施密特触发器及其应用集成施密特触发器及其应用 1.施密特反相器TTL的74LS14和CMOS的CC40106均为六施密特触发的反相器。下面以CC40106为例说明其功能。7/10/202520施密特触发反相器(

10、a)原理框图(b)电压传输特性(c)逻辑符号为了提高电路的性能，电路在施密特触发器为了提高电路的性能，电路在施密特触发器的基础上，增加了整形级和输出级。的基础上，增加了整形级和输出级。整形级可以使输出波形的边沿更加陡峭，整形级可以使输出波形的边沿更加陡峭，输出级可以提高电路的负载能力。输出级可以提高电路的负载能力。7/10/2025212.施密特触发与非门电路为了对输入波形进行整形，许多集成门电路采用了施密特触发形式。比如CMOS的CC4093和TTL的74LS13就是施密特触发的与非门电路。施密特触发与非门的逻辑符号7/10/2025221.波形变换将变化缓慢的波形变换成矩形波（如将三角波或

11、正弦波变换成同周期的矩形波）。波形变换施密特触发器的应用施密特触发器的应用7/10/2025232.脉冲整形在数字系统中，矩形脉冲经传输后往往发生波形畸变，或者边沿产生振荡等。通过施密特触发器整形，可以获得比较理想的矩形脉冲波形。脉冲整形波形波形畸变畸变边沿边沿振荡振荡7/10/2025243脉冲鉴幅将一系列幅度各异的脉冲信号加到施密特触发器的输入端，只有那些幅度大于UT+的脉冲才会在输出端产生输出信号。可见，施密特触发器具有脉冲鉴幅能力。脉冲鉴幅7/10/2025255.2.1 5.2.1 用门电路构成的单稳态触发器用门电路构成的单稳态触发器 5.2 5.2 单稳态触发器单稳态触发器 5.2

12、2 5.2.2 集成单稳态触发器及其应用集成单稳态触发器及其应用 结束结束结束结束放映放映放映放映7/10/202526复习复习施密特触发器的特点和主要应用？7/10/202527工作特点：第一，它有稳态和暂稳态两个不同的工作状态；第二，在外加脉冲作用下，触发器能从稳态翻转到暂稳态；第三，在暂稳态维持一段时间后，将自动返回稳态，暂稳态维持时间的长短取决于电路本身的参数，与外加触发信号无关。例：楼道的路灯。5.2 5.2 单稳态触发器单稳态触发器 7/10/2025285.2.15.2.1 用集成门电路构成的单稳态触发器用集成门电路构成的单稳态触发器 1.电路组成及工作原理暂稳态是靠RC电路的

13、充放电过程来维持的。由于图示电路的RC电路接成微分电路形式，故该电路又称为微分型单稳态触发器。集成门电路构成的单稳态触发器（1）输入信号uI为0时，电路处于稳态。uI2=VDD，uO=UOL=0，uO1UOH=VDD。（2）外加触发信号，电路翻转到暂稳态。当uI产生正跳变时，uO1产生负跳变，经过电容C耦合，使uI2产生负跳变，G2输出uO产生正跳变；uO的正跳变反馈到G1输入端，从而导致如下正反馈过程：7/10/202530使电路迅速变为G1导通、G2截止的状态，此时，电路处于uO1=UOL、uO=uO2=UOH的状态。然而这一状态是不能长久保持的，故称为暂稳态。7/10/202531（3）

14、电容C充电，电路由暂稳态自动返回稳态。在暂稳态期间，VDD经R对C充电，使uI2上升。当uI2上升达到G2的UTH时，电路会发生如下正反馈过程：7/10/202532使电路迅速由暂稳态返回稳态，uO1=UOH、uO=uO2=UOL。从暂稳态自动返回稳态之后，电容C将通过电阻R放电，使电容上的电压恢复到稳态时的初始值。7/10/202533单稳态触发器工作波形7/10/2025342.主要参数（1）输出脉冲宽度tw输出脉冲宽度tw，就是暂稳态的维持时间。根据uI2的波形可以计算出：tw 0.7RC（2）恢复时间tre暂稳态结束后，电路需要一段时间恢复到初始状态。一般，恢复时间tre为（35）放电

15、时间常数（通常放电时间常数远小于RC）。7/10/202535设触发信号的时间间隔为T，为了使单稳态触发器能够正常工作，应当满足Ttw+tre的条件，即Tmin=tw+tre。因 此，单 稳 态 触 发 器 的 最 高 工 作 频 率 为 fmax=1/Tmin=1/（tw+tre）在使用微分型单稳态触发器时，输入触发脉冲uI的宽度tw1应小于输出脉冲的宽度tw，即tw1tw，否则电路不能正常工作。如出现tw1tw的情况时，可在触发信号源uI和G1输入端之间接入一个RC微分电路。3.对输入触发脉冲宽度的要求对输入触发脉冲宽度的要求（3）最高工作频率fmax（或最小工作周期Tmin）7/10/2

16、025365.2.25.2.2 集成单稳态触发器及其应用集成单稳态触发器及其应用 用集成门电路构成的单稳态触发器虽然电路简单，但输出脉冲宽度的稳定性较差，调节范围小，而且触发方式单一。因此实际应用中常采用集成单稳态触发器。1.输入脉冲触发方式上升沿触发下降沿触发7/10/2025372.不可重复触发型与可重复触发型 图图（a）为为不不可可重重复复型触发单稳态触发器型触发单稳态触发器该该电电路路在在触触发发进进入入暂暂稳稳态态期期间间如如再再次次受受到到触触发发，对对原原暂暂稳稳态态时时间间没没有有影影响响，输输出出脉脉冲冲宽宽度度tw仍仍从从第第一一次次触触发发开开始始计算。计算。图图（b）为

17、为可可重重复复触发型单稳态触发器触发型单稳态触发器 该该电电路路在在触触发发进进入入暂暂稳稳态态期期间间如如再再次次被被触触发发，则则输输出出脉脉冲冲宽宽度度可可在在此此前前暂暂稳稳态态时时间间的基础上再展宽的基础上再展宽tw。因因此此，采采用用可可重重复复触触发发单单稳稳态态触触发发器器时时能能比比较较方便地得到持续时间更长的输出脉冲宽度。方便地得到持续时间更长的输出脉冲宽度。7/10/2025383.TTL集成单稳态触发器电路74121的功能及其应用74121是一种不可重复触发的单稳态触发器，它既可采用上升沿触发，又可采用下降沿触发，其内部还设有定时电阻Rint(约为2k)。74121电路

18、的功能表74121的电路符号触发输入端输出端外接定时元件引脚内部电阻引脚7/10/202539功能：（1）触发方式：7/10/20254074121应用电路（2）定时元件接法：输出脉冲uO的宽度：tw 0.7RCext外接电容Cext一般取值范围为10 pF10F，在要求不高的情况下最大值可达1000F。图图(a)：外接电阻外接电阻R=Rext（1.440k）。）。图图(b)：用内部电阻用内部电阻RRint(约为约为2k)。7/10/2025414.单稳态触发器的应用 （1）.脉冲延时单稳态触发器的主要应用是整形、定时和延时。单稳电路的延时作用如果需要延迟脉冲的触发时间，可利用单稳电路来实现。

19、uO的下降沿比的下降沿比uI的下降沿延迟了的下降沿延迟了tw的时间。的时间。7/10/202542（2）.脉冲定时单稳态触发器能够产生一定宽度tw的矩形脉冲，利用这个脉冲去控制某一电路，则可使它在tw时间内动作(或者不动作)。脉冲定时7/10/2025435.3.1 5.3.1 用门电路组成的多谐振荡器用门电路组成的多谐振荡器 5.3 5.3 多谐振荡器多谐振荡器 5.4.3 5.4.3 石英晶体多谐振荡器石英晶体多谐振荡器 结束结束结束结束放映放映放映放映7/10/202544复习复习单稳态触发器的工作特点？主要参数？主要应用？7/10/2025451多谐振荡器没有稳定状态，只有两个暂稳态。

20、2通过电容的充电和放电，使两个暂稳态相互交替，从而产生自激振荡，无需外触发。3输出周期性的矩形脉冲信号，由于含有丰富的谐波分量，故称作多谐振荡器。5.3 5.3 多谐振荡器多谐振荡器 7/10/2025461.CMOS反相器构成的多谐振荡器R的选择应使G1工作在电压传输特性的转折区。此时，由于uO1即为uI2，G2也工作在电压传输特性的转折区，若uI有正向扰动，必然引起下述正反馈过程：CMOS反相器构成的多谐振荡器5.3.15.3.1 对称式多谐振荡器对称式多谐振荡器 7/10/202547使uO1迅速变成低电平，而uO2迅速变成高电平，电路进入第一暂稳态。此时，电容C通过R放电，然后uO2向

21、C反向充电。随着电容C的的放电和反向充电，uI不断下降，达到uIUTH时，电路又产生一次正反馈过程：从而使uO1迅速变成高电平，uO2迅速变成低电平，电路进入第二暂稳态。此时，uO1通过R向电容C充电。7/10/202548随着电容C的不断充电，uI不断上升，当uIUTH时，电路又迅速跳变为第一暂稳态。如此周而复始，电路不停地在两个暂稳态之间转换，电路将输出矩形波。振荡周期为 T1.4RCCMOS反相器构成多谐振荡器的工作波形7/10/2025495 5.3.2.3.2石英晶体振荡器石英晶体振荡器 前面介绍的多谐振荡器的一个共同特点就是振荡频率不稳定，容易受温度、电源电压波动和RC参数误差的影

22、响。而在数字系统中，矩形脉冲信号常用作时钟信号来控制和协调整个系统的工作。因此，控制信号频率不稳定会直接影响到系统的工作，显然，前面讨论的多谐振荡器是不能满足要求的，必须采用频率稳定度很高的石英晶体多谐振荡器。7/10/202550石英晶体的阻抗频率特性图石英晶体具有很好的选频特性。当振荡信号的频率和石英晶体的固有谐振频率fo相同时，石英晶体呈现很低的阻抗，信号很容易通过，而其它频率的信号则被衰减掉。7/10/202551因此，将石英晶体串接在多谐振荡器的回路中就可组成石英晶体振荡器，这时，振荡频率只取决于石英晶体的固有谐振频率fo，而与RC无关。石英晶体振荡器电路在对称式多谐振荡器的基础上，

23、串接一块石英晶体，就可以构成一个石英晶体振荡器电路。该电路将产生稳定度极高的矩形脉冲，其振荡频率由石英晶体的串联谐振频率fo决定。7/10/202552目前，家用电子钟几乎都采用具有石英晶体振荡器的矩形波发生器。由于它的频率稳定度很高，所以走时很准。通常选用振荡频率为32768HZ的石英晶体谐振器，因为32768215，将32768HZ经过15次二分频，即可得到1HZ的时钟脉冲作为计时标准。7/10/2025535.4.1 5.4.1 555定时器定时器 5.4 5.4 555555定时器及其应用定时器及其应用 5.4.2 5.4.2 555定时器典型应用定时器典型应用本章小结本章小结结束结束

24、结束结束放映放映放映放映7/10/202554复习复习多谐振荡器的特点？多谐振荡器的主要参数？若要求频率稳定性高，需采用怎样的多谐振荡器？7/10/202555为数字模拟混合集成电路。可产生精确的时间延迟和振荡，内部有3个5K的电阻分压器，故称555。在波形的产生与变换、测量与控制、家用电器、电子玩具等许多领域中都得到了应用。5.4 5.4 555555定时器及其应用定时器及其应用7/10/202556各公司生产的555定时器的逻辑功能与外引线排列都完全相同。双极型产品CMOS产品单555型号的最后几位数码5557555双555型号的最后几位数码5567556优点驱动能力较大低功耗、高输入阻抗

25、电源电压工作范围516V318V负载电流可达200mA可达4mA7/10/2025575.4.15.4.1 555定时器定时器 1.电路组成555定时器(a)原理图(b)外引线排列图电阻分压器电压比较器基本RS触发器放电管T缓冲器（1）电阻分压器由3个5k的电阻R组成，为电压比较器C1和C2提供基准电压。7/10/202559（2）电压比较器C1和C2。当UU时，UC输出高电平，反之则输出低电平。7/10/202560CO为控制电压输入端。当CO悬空时，UR12/3VCC，UR21/3VCC。当COUCO时，UR1UCO，UR21/2UCO7/10/202561TH称为高触发端，TR称为低触发

26、端。7/10/202562（3）基本RS触发器其置0和置1端为低电平有效触发。R是低电平有效的复位输入端。正常工作时，必须使R处于高电平。7/10/202563（4）放电管TT是集电极开路的三极管。相当于一个受控电子开关。输出为0时，T导通，输出为1时，T截止。7/10/202564（5）缓冲器缓冲器由G3和G4构成，用于提高电路的负载能力。7/10/2025652.工作原理TH接至反相输入端，当THUR1时，UC1输出低电平，使触发器置0，故称为高触发端（有效时置0）；TR接至同相输入端，当TRUR2时，UC2输出低电平，使触发器置1，故称为低触发端（有效时置1）。555定时器的功能表7/1

27、0/2025665.4.25.4.2 555定时器典型应用定时器典型应用1.构成施密特触发器思考：施密特触发器的特点？思考：施密特触发器的特点？回回差差特特性性：上上升升过过程程和和下下降降过过程程有有不不同同的的转转换电平换电平UT和和UT。如何与如何与555定时器发生联系？定时器发生联系？内部比较器有两个不同的基准电压内部比较器有两个不同的基准电压UR1和和UR2。7/10/2025671.构成施密特触发器555定时器构成的施密特触发器（a）电路（b）工作波形如果在如果在UIC加上控制电压，加上控制电压，则可以改变电路的则可以改变电路的UT+和和UT。7/10/2025682.构成单稳态触

28、发器（1）得到负脉冲外触发：使高触发置0端TH有效暂稳态0自动返回：通过电容C的充放电使低触发置1端TR有效稳态1思路：外触发自动返回（2）得到正脉冲外触发：使低触发置1端TR有效暂稳态1自动返回：通过电容C的充放电使高触发置0端TH有效稳态07/10/202569555定时器构成的单稳态触发器（a）电路（b）工作波形工作原理：稳态为0低触发有效置1T截止，C充电自动高触发返0提高基准电压稳定性的滤波电容输出脉冲的宽度tw1.1RC。当触发脉冲uI为高电平时，VCC通过R对C充电，当TH=uC2/3VCC时，高触发端TH有效置0；此时，放电管导通，C放电，TH=uC=0。稳态为0状态。此时放电

29、管T截止，VCC通过R对C充电。当TH=uC2/3VCC时，使高触发端TH有效，置0状态，电路自动返回稳态，此时放电管T导通。电路返回稳态后，C通过导通的放电管T放电，使电路迅速恢复到初始状态。7/10/202570工作原理：当触发脉冲uI下降沿到来时，低触发端TR有效置1状态，电路进入暂稳态。当触发脉冲uI为高电平时，VCC通过R对C充电，当TH=uC2/3VCC时，高触发端TH有效置0；此时，放电管导通，C放电，TH=uC=0。稳态为0状态。此时放电管T截止，VCC通过R对C充电。当TH=uC2/3VCC时，使高触发端TH有效，置0状态，电路自动返回稳态，此时放电管T导通。电路返回稳态后，

30、C通过导通的放电管T放电，使电路迅速恢复到初始状态。7/10/2025713.构成多谐振荡器设计思想：是无稳态电路，两个暂稳态不断地交替。利用放电管T作为一个受控电子开关，使电容充电、放电而改变TH=TR，则交替置0、置1。555定时器构成的多谐振荡器（a）电路（b）工作波形电容C充电充=(R1+R2)C电容C放电放=R2C振荡器输出脉冲uO的工作周期为：T0.7(R1+2R2)C 7/10/202572本章介绍了各种产生和变换矩形脉冲的电路。施密特触发器有两种稳态，但状态的维持与翻转受输入信号电平的控制，所以输出脉冲的宽度是由输入信号决定的。单稳态触发器只有一个稳态，在外加触发脉冲作用下，能

31、够从稳态翻转为暂稳态。但暂稳态的持续时间取决于电路内部的元件参数，与输入信号无关。因此，单稳态触发器可以用于产生脉宽固定的矩形脉冲波形。本章小结本章小结7/10/202573多谐振荡器没有稳态，只有两个暂稳态。两个暂稳态之间的转换，是由电路内部电容的充、放电作用自动进行的，所以它不需要外加触发信号，只要接通电源就能自动产生矩形脉冲信号。555定时器是一种用途很广的集成电路，除了能构成施密特触发器、单稳态触发器和多谐振荡器以外，还可以接成各种应用电路。读者可参阅有关书籍自行设计出所需的电路。7/10/202574第第6 6章章 半导体存储器和可编程逻辑器件半导体存储器和可编程逻辑器件6.1.36

32、1.3 只读存储器（只读存储器（ROM）6.1.26.1.2 随机存取存储器（随机存取存储器（RAM）6.1 6.1 半导体存储器半导体存储器 结束结束结束结束放映放映放映放映6.1.16.1.1 概述概述 6 6.1.4.1.4 存储量的扩展存储量的扩展6.1.56.1.5 在组合逻辑电路中的应用在组合逻辑电路中的应用 7/10/202575第第6 6章章 半导体存储器和可编程逻辑器件半导体存储器和可编程逻辑器件本章内容：随机存取存储器RAM和只读存储器ROM的结构、工作原理及存储器容量扩展的方法；可编程阵列逻辑PAL、通用阵列GAL的结构与特点；CPLD和FPGA的结构特点；可编程逻辑器

33、件的开发与应用技术。7/10/2025766.1 6.1 半导体存储器半导体存储器 数字系统中用于存储大量二进制信息的器件是存储器。穿孔卡片纸带磁芯存储器半导体存储器半导体存储器的优点：容量大、体积小、功耗低、存取速度快、使用寿命长等。半导体存储器按照内部信息的存取方式不同分为两大类：1、只读存储器ROM。用于存放永久性的、不变的数据。2、随机存取存储器RAM。用于存放一些临时性的数据或中间结果，需要经常改变存储内容。7/10/2025776.1.1 6.1.1 概述概述1.半导体存储器的分类与作用根据半导体存储器的存取特性不同，半导体存储器可分为随机存取存储器（RandomAccessMem

34、ory，简称RAM）和只读存储器（Read-OnlyMemory，简称ROM）。随机存取存储器又分为静态RAM（简称SRAM）和动态RAM（简称DRAM），只读存储器可分为掩膜ROM、一次可编程ROM（PROM）、可改写只读存储器（EPROM、E2PROM、FlashMemory）等。7/10/202578 半导体存储器的分类如图6.1.1所示。半导体存储器主要是用作微型计算机中的内存储器，用于存放系统中的程序和数据。此外，也可用来构成组合逻辑电路。7/10/2025791.半导体存储器的主要性能指标（1）存储容量存储容量是存储器的一个重要指标，它是指存储器能存放二进制代码的数量，通常用NM（

35、字位）来表示，N表示存储器中地址（存储）单元数，M代表每个地址单元中的存储二进制码的位数。（2）最大存取时间 存储器从接收到寻找存储单元的地址码开始，到它取出或存入二进制数码为止所需的时间叫做存取时间。通常手册上给出该参数的上限值，称为最大存取时间。最大存储时间愈短，说明存储器芯片的工作速度愈高。一般情况下，SRAM的工作速度优于DRAM，DRAM的工作速度优于只读存储器（ROM）。7/10/2025806.1.2 6.1.2 随机存取存储器（随机存取存储器（RAM）随机存取存储器又叫随机读/写存储器，简称RAM，指的是可以从任意选定的单元读出数据，或将数据写入任意选定的存储单元。优点：读写方

36、便，使用灵活。缺点：掉电丢失信息。分类：SRAM（静态随机存取存储器）DRAM（动态随机存取存储器）7/10/2025811.RAM的结构和读写原理（1）RAM 的结构框图RAM 的结构框图I/O端画双箭是因为数据即可由此端口读出，也可写入7/10/202582存储矩阵共有28（256）行24（16）列共212（4096）个信息单元（即字）每个信息单元有k位二进制数（1或0）存储器中存储单元的数量称为存储容量（字数位数k）。7/10/202583地址译码器行地址译码器：输入8位行地址码，输出256条行选择线（用x表示）列地址译码器：输入4位列地址码，输出16条列选择线（用Y表示）7/10/20

37、2584 读写控制电路读写控制电路 当R/W=0时，进行写入写入(Write)Write)数据操作。当R/W=1时，进行读出读出(Read)Read)数据操作。7/10/202585RAM存储矩阵的示意图2564（256个字，每个字4位）RAM存储矩阵的示意图。如果X0Y01，则选中第一个信息单元的4个存储单元，可以对这4个存储单元进行读出或写入。7/10/202586（2 2）RAMRAM 的读写原理的读写原理（以图（以图8 81 1为例）为例）当CS=时，RAM被选中工作。若A11A10A9A8A7A6A5A4A3A2A1A0=000000000000表示选中列地址为A11A10A9A8=

38、0000、行地址为A7A6A5A4A3A2A1A0=00000000的存储单元。此时只有X0和Y0为有效，则选中第一个信息单元的k个存储单元，可以对这k个存储单元进行读出或写入。7/10/202587若若此此时时R/WR/W1 1，则则执执行行读读操操作作，将将所所选选存存储储单单元中的数据送到元中的数据送到I/OI/O端上。端上。若此时R/W=0时，进行写写入数据操作。当CS=1时，不能对RAM进行读写操作，所有端均为高阻态高阻态。7/10/202588（3）RAM的存储单元按工作原理分为：静态存储单元：利用基本RS触发器存储信息。保存的信息不易丢失。动态存储单元动态存储单元：利用：利用MO

39、S的栅极电容来存储信息。由于电容的容量很小，以及漏电流的存在，为了保持信息，必须定时给电容充电，通常称为刷新。7/10/2025892.2.静态读写存储器静态读写存储器（SRAMSRAM）集成电路集成电路62646264简介简介 采用CMOS工艺制成，存储容量为8K8位，典型存取时间为100ns、电源电压5V、工作电流40mA、维持电压为2V，维持电流为2A。8K=213，有13条地址线A0A12；每字有位，有条数据线I/O0I/O7；6264引脚图 四条控制线7/10/202590表 62646264的工作方式表 3.3.Intel2114AIntel2114A是是1 1 KK字字44位位S

40、RAMSRAM，它是双列直插它是双列直插1818脚封装器件，采用脚封装器件，采用5 5V V供电，与供电，与TTLTTL电平完全兼容。电平完全兼容。4.4.Intel 2116Intel 2116是是16 16 K1K1位动态存储器（位动态存储器（DRAMDRAM），），是典型的单管动态存储芯片。它是双列直插是典型的单管动态存储芯片。它是双列直插1616脚封脚封装器件，采用装器件，采用+12+12V V和和 5 5V V三组电源供电，其逻辑电三组电源供电，其逻辑电平与平与TTLTTL兼容。兼容。7/10/2025916.1.2 6.1.2 只读存储器（只读存储器（ROM）1.固定ROM只读存储

41、器所存储的内容一般是固定不变的，正常工作时只能读数，不能写入，并且在断电后不丢失其中存储的内容，故称为只读存储器。ROM组成：地址译码器存储矩阵输出电路ROM结构方框图 7/10/202592地址译码器有n个输入端，有2n个输出信息，每个输出信息对应一个信息单元，而每个单元存放一个字，共有2n个字（W0、W1、W2n-1称为字线）。每个字有m位，每位对应从D0、D1、Dm-1输出（称为位线）。存储器的容量是2nm(字线位线)。ROM中的存储体可以由二极管、三极管和MOS管来实现。7/10/202593二极管ROM字的读出方法 在对应的存储单元内存入的是1还是0，是由接入或不接入相应的二极管来决

42、定的。7/10/202594存储存储矩阵矩阵为了便于表达和设计，通常将图为了便于表达和设计，通常将图8-58-5简化如图简化如图8-78-7所示。所示。44 ROM阵列图 有存储有存储单元单元地址译地址译码器码器二极管ROM7/10/202595在编程前，存储矩阵中的全部存储单元的熔丝都是连通的，即每个单元存储的都是1。用户可根据需要，借助一定的编程工具，将某些存储单元上的熔丝用大电流烧断，该单元存储的内容就变为0，此过程称为编程。熔丝烧断后不能再接上，故PROM只能进行一次编程。2可编程只读存储器（PROM）PROM的可编程存储单元7/10/2025963 3可擦可编程可擦可编程ROMROM

43、EPROMEPROM）最早出现的是用紫外线照射擦除的EPROM。浮置栅MOS管（简称FAMOS管）的栅极被SiO2绝缘层隔离，呈浮置状态，故称浮置栅。当浮置栅带负电荷时，FAMOS管处于导通状态，源极漏极可看成短路，所存信息是0。若浮置栅上不带有电荷，则FAMOS管截止，源极漏极间可视为开路，所存信息是1。7/10/202597浮置栅EPROM(a)浮置栅MOS管的结构(b)EPROM存储单元带负电-导通-存0不带电-截止-存17/10/202598浮置栅EPROM出厂时，所有存储单元的FAMOS管浮置栅都不带电荷，FAMOS管处于截止状态。写入信息时，在对应单元的漏极与衬底之间加足够高的反

44、向电压，使漏极与衬底之间的PN结产生击穿，雪崩击穿产生的高能电子堆积在浮置栅上，使FAMOS管导通。当去掉外加反向电压后，由于浮置栅上的电子没有放电回路能长期保存下来，在的环境温度下，以上的电荷能保存年以上。如果用紫外线照射FAMOS管分钟，浮置栅上积累的电子形成光电流而泄放，使导电沟道消失，FAMOS管又恢复为截止状态。为便于擦除，芯片的封装外壳装有透明的石英盖板。7/10/2025996.1.4 6.1.4 存储器容量的扩展存储器容量的扩展存储器的容量：字数位数位扩展（即字长扩展）：将多片存储器经适当的连接，组成位数增多、字数不变的存储器。方法：用同一地址信号控制n个相同字数的RAM。7/

45、10/2025100例：将2561的RAM扩展为 2568的RAM。将8块2561的RAM的所有地址线和CS（片选线）分别对应并接在一起，而每一片的位输出作为整个RAM输出的一位。7/10/20251012568RAM需2561RAM的芯片数为：图8-10 RAM位扩展 将将2562561 1的的RAMRAM扩展为扩展为2562568 8的的RAMRAM7/10/2025102 字扩展将多片存储器经适当的连接，组成字数更多，而位数不变的存储器。例：由10248的 RAM扩展为40968的RAM。共需四片10248的RAM芯片。10248的 RAM有10根地址输入线A9A0。40968的RAM有

46、12根地址输入线A11A0。选用2线-4线译码器，将输入接高位地址A11、A10，输出分别控制四片RAM的片选端。7/10/2025103RAM字扩展 由10248的 RAM扩展为40968的RAM7/10/2025104(3)字位扩展例：将10244的RAM扩展为20488 RAM。位扩展需2片芯片，字扩展需2片芯片，共需4片芯片。字扩展只增加一条地址输入线A10，可用一反相器便能实现对两片RAM片选端的控制。字扩展是对存储器输入端口的扩展，位扩展是对存储器输出端口的扩展。7/10/2025105RAM的字位扩展 将10244的RAM扩展为20488 RAM7/10/20251066.1.5

47、6.1.5 存储器在组合逻辑电路中的应用存储器在组合逻辑电路中的应用 EPROM的应用 程序存储器、码制转换、字符发生器、波形发生器等。例：试用2716EPROM设计一个驱动共阴极八段字符显示器的显示译码器。解根据题目要求可知，该显示译码器是一个输入变量为4，输出变量为8的组合逻辑电路2716EPROM是2K8位的EPROM芯片，共有11根地址线（即A10A0）、8根数据线（即D7D0）。7/10/2025107显示译码器的BCD码输入D、C、B、A分别接2716EPROM的A3、A2、A1、A0，译码输出a、b、c、d、e、f、g、h分别接2716EPROM的D0、D1、D2、D3、D4、D

48、5、D6、D7，2716EPROM的多余高位地址线A10A4都接低电平，即在前16个地址上储存显示译码数据，而其它地址单元的数据可任意。用2716EPROM构成八段显示译码器电路如图6.1.11所示。7/10/20251087/10/2025109其它类型存储器简介其它类型存储器简介1.EEPROM用电气方法在线擦除和编程的只读存储器。存储单元采用浮栅隧道氧化层MOS管。写入的数据在常温下至少可以保存十年，擦除/写入次数为万次10万次。2.快闪存储器Flash Memory采用与EPROM中的叠栅MOS管相似的结构，同时保留了EEPROM用隧道效应擦除的快捷特性。理论上属于ROM型存储器；功能

49、上相当于RAM。单片容量已达64MB，并正在开发256MB的快闪存储器。可重写编程的次数已达100万次。7/10/2025110由美国Dallas半导体公司推出，为封装一体化的电池后备供电的静态读写存储器。它以高容量长寿命锂电池为后备电源，在低功耗的SRAM芯片上加上可靠的数据保护电路所构成。其性能和使用方法与SRAM一样，在断电情况下，所存储的信息可保存10年。其缺点主要是体积稍大，价格较高。此外，还有一种nvSRAM，不需电池作后备电源，它的非易失性是由其内部机理决定的。已越来越多地取代EPROM，并广泛应用于通信设备、办公设备、医疗设备、工业控制等领域。3.非易失性静态读写存储器NVSR

50、AM 7/10/2025111串行存储器是为适应某些设备对元器件的低功耗和小型化的要求而设计的。主要特点：所存储的数据是按一定顺序串行写入和读出的，故对每个存储单元的访问与它在存储器中的位置有关。4.串行存储器5.多端口存储器MPRAM多端口存储器是为适应更复杂的信息处理需要而设计的一种在多处理机应用系统中使用的存储器。特点：有多套独立的地址机构(即多个端口)，共享存储单元的数据。多端口RAM一般可分为双端口SRAM、VRAM、FIFO、MPRAM等几类。7/10/2025112常见存储器规格型号类型容量SRAMEPROMEEPROMFLASHNVSRAM双口RAM2K861162716281