电子科大嵌入式期末试题2021末.docx

《电子科大嵌入式期末试题2021末.docx》由会员分享，可在线阅读，更多相关《电子科大嵌入式期末试题2021末.docx（15页珍藏版）》请在三一文库上搜索。

1、电子科大嵌入式期末试题2021末 - 密封线以内答题无效电子科技大学2014-2021学年第 1 学期期 末 考试 A 卷课程名称：微处理器系统结构与嵌入式系统设计 考试形式：一本书开卷 考试日期：2021年1月8日 考试时长：120分钟平行班课程成绩构成：平时 10 %， 期中 15 %， 实验 15 %， 期末 60 % 英才班课程成绩构成：平时 30 %， 期中 0 %， 实验 20 %， 期末 50 % 本试卷试题由 三 部分构成，共 5 页。 注意：请将第一、二题答案填入指定位置。一、单选题答案（共30分，共30空，每空1分） 二、填空题答案（共20分，共20空，每空1分） 1. 运

2、算器 控制器 2. 528 528 3. 1 DRAM （动态RAM ） 4. 空递增5. 高 嵌套6. FIQ （快中断、快速中断）7. 4 4 0 1 8. MRS LDR LDM密封线以内答题无效9.同步控制电路简单，速度快时钟以最慢设备为准，高速设备速度受影响密封线以内答题无效一、单选题（共30分，共30空，每空1分）1.程序计数器PC通常用于存放（ D ）。A、数据B、指令C、正在执行的指令地址D、待取指的指令地址2.微程序控制器中，机器指令与微指令的关系是（ B ）。A、每一条机器指令由一条微指令来执行B、每一条机器指令由一段微指令编写的微程序来执行C、每一条微指令由一段机器指令编

3、写的程序来执行D、一条微指令由若干条机器指令组成3.指令之间存在的相关性可能会引起流水线的停顿，从而影响流水线的性能和效率。下列不属于指令相关的为（ C ）。A、数据相关B、结构相关C、名字相关D、控制相关4.某微处理器的结构之所以称为超标量结构，是因为该微处理器（ B ）。A、不仅能进行32位运算，也能进行64位运算B、内部含有多条指令流水线和多个执行部件C、数据传输速度很快，每个总线周期最高能传送4个64位数据D、芯片内部集成的晶体管数超过100万个，功耗很大5.在CPU内部，用于存放将要执行的指令代码的是（ C ）。A、PC寄存器B、ALUC、指令寄存器D、指令译码器6.在嵌入式软件系统

4、中，以下模块不属于操作系统层的是（ C ）。A、文件系统B、OS内核C、键盘驱动D、嵌入式GUI7.在汇编过程中不会产生指令码，只用来指示汇编程序如何汇编的指令是（ B ）。A. 汇编指令B. 伪指令C. 机器指令D. 宏指令8.三总线结构的计算机主要包含（ B ）。A、主存总线、中断总线和DMA总线B、地址总线、数据总线和控制总线C、I/O总线、主存总线和DMA总线D、数据总线、控制总线和状态总线9.下列因素中，与Cache的命中率无关的是（ A ）。A、主存存取时间B、块的大小C、Cache组织方式D、Cache容量10.在同步通信的一个总线周期中（ B ）。A、先传送数据，再传输地址B、

5、先传送地址，再传输数据C、只传输数据D、只传输地址11.关于实时操作系统（RTOS）的任务调度器，以下描述中正确的是（ B ）。A、任务之间的公平性是最重要的调度目标密封线以内答题无效B、大多数RTOS调度算法都是可抢占式（可剥夺式）的C、RTOS调度器都采用了基于时间片轮转的调度算法D、RTOS调度算法只是一种静态优先级调度算法12.计算机系统的内总线是微处理器、内存储器和I/O接口之间相互交换信息的公共通路，其中可用于外界向微处理器传送状态信号的是（ D ）。A、数据总线B、地址总线C、状态总线D、控制总线13.存储器是计算机系统的记忆设备，它主要用来（ A ）。A、存储程序和数据B、存储

6、数据和状态C、存储指令和程序D、存储状态和程序14.CPU能直接访问的存储器是（ A ）。A、内存储器B、云盘C、硬磁盘D、光盘15.下列四条叙述中，属于RAM特点的是（ B ）。A、可随机读写数据，断电后数据不会丢失B、可随机读写数据，断电后数据将全部丢失C、只能顺序读写数据，断电后数据将部分丢失D、只能顺序读写数据，断电后数据将全部丢失16.下列存储器中，断电后信息不会丢失的是（ D ）。A、DRAMB、SRAMC、CACHED、ROM17.下面说法中，（ D ）是正确的。A、EPROM是不能改写的B、EPROM是可改写的，所以也可以当作RAM使用C、EPROM只能改写一次D、EPROM是

7、可改写的，但不能当作RAM使用18.和外存相比，内存的特点是（ A ）。A、容量小、速度快、成本高B、容量小、速度快、成本低C、容量大、速度快、成本高D、容量大、速度快、成本低19.微型计算机中的内存储器，通常采用（ C ）。A、磁表面存储器B、磁芯存储器C、半导体存储器D、光存储器20.中断响应后，保护断点的目的是（ D ）。A、便于寻找中断源B、使CPU能跳转到中断服务程序起始的地方C、便于找到中断向量D、使中断服务程序能返回被中断的地方21.对于某低速外设，在其准备数据期间希望CPU能做自己的工作，只有当外设准备好数据后才与CPU交换数据。完成这种数据传输最好选用（ C ）方式。A、无条

8、件传送B、查询传送C、中断传送D、DMA传送密封线以内答题无效22.以下数据中，能用于ARM数据处理指令中的立即数是（ D ）。A、0x01AB0000B、0x0000FFF0C、0xFFFFFFFFD、0x8000002223.ARM处理器的CPSR寄存器中反映处理器状态的位是（ D ）。A、S位B、I位C、F位D、T位24.在嵌入式系统设计中，可以通过（ B ）模块来测量电池电源电压。A、MMUB、ADCC、PWMD、RTC25.I2C总线的数据传输采用的是（ B ）方式。A、单工B、半双工C、全双工D、多工26.以下叙述中，不符合RISC特征的是（ B ）。A、指令长度固定，种类少B、寻

9、址方式丰富，指令功能尽量增强C、选取使用频率较高的指令D、设置大量通用寄存器，访问存储器指令简单27.嵌入式系统的应用软件一般在宿主机上开发，在目标机上运行，因此需要一个（ B ）环境。A、交互操作系统B、交叉编译C、交互平台D、分布式计算28.下列ARM指令中，第二源操作数采用了寄存器直接寻址方式的是（ C ）。A、MOV R1, #0x98B、LDR R0, R1 , #4C、MOV R3, R0D、LDR R0, R2 ,#429.在下列ARM指令中，能实现清零R0中的低8位，而其他位保持不变的是（ D ）。A、ADD R0，R0，#0xFFB、ORR R0，R0，#0xFFC、EOR

10、R0，R0，#0xFFD、BIC R0，R0，#0xFF30.在ARM指令的条件码中，表示无符号数小于的是（ D ）。A、LTB、LSC、LED、LO二、填空题（共20分，共20空，每空1分）1.在冯诺伊曼架构下，CPU通常包含其五个基本组成部分中的和。2.已知PCI2.1总线位宽是64位的，若总线时钟频率是66MHz，且每个时钟周期可传输一次数据，则该总线带宽为MB/s；另一种总线AGP 2x的位宽是32位，若总线时钟频率也是66MHz，每个时钟周期可传输两次数据，则其带宽为MB/s。3.SRAM的基本存储单元是双稳态锁存电路，每个单元电路可存放位二进制信息。需要进行刷新的RAM存储器是。4

11、当数据被压入堆栈时，SP的值增大，且数据全部入栈后，SP指向存放最后一个入栈数据单元的下一个单元，这种堆栈称为堆栈。密封线以内答题无效5.系统在处理某个中断请求服务A时，再次接收到其他中断请求B，如果系统停止当前正在处理的中断服务子程序，转而去处理后来的中断请求，说明B比A的优先级（高/低），这种状况被称为中断的。6.在ARM处理器的七种工作模式中，具有独立的R8R12寄存器的是模式。7.ARM处理器中寄存器初值为：R2=5，R3=4，R4=3，执行指令SUBS R2, R3, R4, LSR #2后，寄存器R2= ，R3= 。CPSR中的标志位Z=_，C=_。8.在ARM处理器中，用于读C

12、PU中程序状态寄存器的指令是，能够读接口中状态寄存器的指令有和_。9.某系统并行总线时序示意如下：该系统采用的总线时序控制方式为。其优点是，缺点是_。综合题（共50分）1.（8分）简述高速缓冲存储器技术和虚拟存储器技术的异同。答：相同点：a.以存储器访问的局部性为基础；（1分）b.采用的调度策略类似；（1分）c.对用户都是透明的。（2分）不同点：a.划分的信息块的长度不同；（2分）b. Cache技术由硬件实现，而虚拟存储器由OS的存储管理软件辅助硬件实现。（2分）2.（8分）比较说明中断服务程序与子程序调用的异同。答：程序中断的处理比子程序的调用要复杂的多：a.子程序的执行是程序员事先安排好

13、的（由调用子程序的指令转入）；而中断服务子程序的执行一般是由随机的中断事件引发的。（2分）b.子程序的执行受到主程序或上层子程序的控制；而中断服务子程序一般与被中断的现行程序无关。（2分）c.不存在同时调用多个子程序的情况，因此子程序不需要进行优先级排队；而不同中断源则有同时向CPU提出服务请求。（2分）共同点：都要进行程序跳转，都需要保护断点以确保正确返回（2分）。地址CLKIO /( /M)D0-D7A0-A15WR /( /RD)数据地址密封线以内答题无效3.（8分）简述CPU以查询方式向打印机传送一次数据的基本过程，并指出该方式的优缺点。答：数据输出过程如下（3分）：a. CPU读取打

14、印机接口中的状态寄存器，并检查状态信息以确定打印机当前是否空闲，不空闲则反复查询；b.若打印机空闲，则CPU将数据写入数据端口，同时产生输出选通信号，并置打印机状态为忙；c.打印机取走数据信息，并回复ACK响应信号，清除打印机忙状态信号。查询式程序控制方式是一种CPU主动、外设被动的I/O操作方式。（2分）这种控制方式很好地解决了CPU与外设之间的同步问题，不再像同步式（无条件式）程序控制方式那样对端口进行“盲读”、“盲写”，数据传送可靠性高，且硬件接口相对简单（2分）；但它的缺点是CPU工作效率较低，I/O响应速度慢（1分）。4.（6分）若某异步串行通信系统中，假设一个字符包含8个数据位，每

15、帧包含一个字符、1个奇偶校验位、1个起始位、1个停止位，若每秒最快可以传送900个字符，则其波特率为多少？在该速率下，发送1位信息需要多少时间？请画出使用偶校验时，发送一个字符“E”（ASCII码为0x45）的波形示意图。答：波特率=(8+1+1+1)*900=9900bps（2分）5.（6分）在ARM处理器中，试列举可以修改R15寄存器的指令及类型，并讨论修改R15后程序可能出现的状况。答：数据处理类指令：MOV等转移指令：B、BL等加载指令：LDR等异常产生指令：SWI等 密封线以内答题无效6. （8分）在某使用小端存储的系统中，用下列ARM 语句初始化了一段存储空间，请在右侧图中填写各存

16、储单元的内容，并标出各变量分配的存储单元起始地址值，图中数据列一格表示一字节存储空间。 MAP 0x8000String DCB “ABCD ” Dataword DCD 0x45A2 DataTest DCW 56 7. （6分）分析以下两段ARM 汇编程序段的功能，写出其等价的C 语言功能描述。 程序段1：CMP R0, R1 if（R0R1）ADDHI R0, R0, #1 R0+;ADDLS R1, R1, #1 else R1+; 程序段2：CMP R0, #10 if(R0!=10) CMPNE R1, #20 if(R1!=20) ADDNE R0, R0, R1 R0+=R1;地址_0x8000_ _0x8004_ _0x8008_