数电第五章时序逻辑电路.ppt

《数电第五章时序逻辑电路.ppt》由会员分享，可在线阅读，更多相关《数电第五章时序逻辑电路.ppt（146页珍藏版）》请在三一文库上搜索。

1、数字电子技术基础数字电子技术基础信息科学与工程学院信息科学与工程学院基础电子教研室基础电子教研室【】内容内容回顾回顾 4.3 触发器的逻辑功能与描述方法触发器的逻辑功能与描述方法一、一、RS触发器触发器RS触发器的特性表触发器的特性表S R Q n+1 0 0 Q n000 0 110 1 000 1 101 0 011 0 111 1 01*1 1 11*RS触触发器的特性方程器的特性方程RS触触发器的器的状态转换图状态转换图01S=1R=0S=0R=1S=R=0S=0R=二、二、JK触发器触发器JK触触发器的特性表器的特性表J K Q n+1 0 0 Q n000 0 110 1 000

2、1 101 0 011 0 111 1 011 1 10特性方程特性方程状态转换图状态转换图01J=1K=J=K=1J=K=0J=0K=【】内容内容回顾回顾三、三、T触发器触发器特性方程特性方程状态转换图状态转换图01T=1T=1T=0T=0【】内容内容回顾回顾T触触发器的特性表器的特性表T Q n+1 0 Q n000 111 011 10保持保持状态状态翻转翻转四、四、D触发器触发器特性方程特性方程状态转换图状态转换图D触触发器的特性表器的特性表D Q n+1 0 Q n000 101 011 11置置0状态状态置置101D=1D=0D=1D=0【】内容内容回顾回顾4.3.3 触发器逻辑功

3、能的转换触发器逻辑功能的转换1.JKRS触发器触发器令令：J=S，K=R2.JKD触发器触发器令令：J=D，KD3.JKT触发器触发器令令：J=KT4.JKT触发器触发器令令：J=K15.DT触发器触发器【】内容内容回顾回顾第五章第五章 时序逻辑电路时序逻辑电路 内容提要 本章首先讲述时序电路的特点，然本章首先讲述时序电路的特点，然后重点介绍后重点介绍时序电路的分析和设计方法时序电路的分析和设计方法及步骤及步骤，最后介绍了几种常用中规模时，最后介绍了几种常用中规模时序电路，包括：序电路，包括：寄存器、移位寄存器、寄存器、移位寄存器、计数器计数器等。等。5.1 概述5.2 时序电路的分析方法5.

4、3 若干常用的时序电路5.4 时序电路的设计方法第五章第五章 时序逻辑电路时序逻辑电路逻逻辑辑电电路路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路现时的输出仅取现时的输出仅取决于现时的输入决于现时的输入除与现时输入有除与现时输入有关外还与原状态关外还与原状态 有关有关门电路门电路触发器触发器 5.1 概述概述X（x1,x2,xi）：外部输入信号；Q（q1,q2,ql）：存储电路的状态输出，也是组合逻辑 电路的内部输入；Y（y1,y2,yj）：外部输出信号；Z（z,z2,zk）：存储电路的激励信号，也是组合逻辑 电路的内部输出。第一，时序逻辑电路包含组合逻辑电路和存储电路两部分，存储电路具有

5、记忆功能，通常由触发器组成；第二，存储电路的状态反馈到组合逻辑电路的输入端，与外部输入信号共同决定组合逻辑电路的输出。时序逻辑电路有两个特点：时序逻辑电路有两个特点：输出方程驱动方程（或激励方程）状态方程时序逻辑电路的分类：时序逻辑电路的分类：根据存储电路的动作特点根据存储电路的动作特点同步同步时序电路时序电路异步异步时序电路时序电路按输出信号的特点按输出信号的特点米利（米利（Mealy）型型时序电路时序电路穆尔穆尔(Moore)型型时序电路时序电路时序逻辑电路的分类：时序逻辑电路的分类：根据存储电路的动作特点根据存储电路的动作特点同步同步时序电路时序电路异步异步时序电路时序电路按输出信号的特

6、点按输出信号的特点米利（米利（Mealy）型型时序电路时序电路穆尔穆尔(Moore)型型时序电路时序电路 根根据据逻逻辑辑图图写写出出时时序序电电路路的的各各触触发发器器的的驱驱动动方程和输出方程方程和输出方程。根根据据已已求求出出的的驱驱动动方方程程和和所所用用触触发发器器的的特特征征方程方程，获得时序电路的获得时序电路的状态方程状态方程。根根据据时时序序电电路路的的状状态态方方程程和和输输出出方方程程，建建立立状态转移表状态转移表，进而进而画出状态图和波形图画出状态图和波形图等。等。分析电路的逻辑功能分析电路的逻辑功能,并检查是否能自启动。并检查是否能自启动。5.2 时序逻辑电路的分析方法

7、时序逻辑电路的分析方法同步时序电路的分析步骤：同步时序电路的分析步骤：【例【例1】分析图示时序电路，要求写出其状态方程，分析图示时序电路，要求写出其状态方程，Q1、Q2、Q3的状态转换图，说明能否自启动。的状态转换图，说明能否自启动。写出输出方程和驱动（激励）方程。写出输出方程和驱动（激励）方程。求状态方程。求状态方程。将驱动方程代入特性方程 列状态转换表。列状态转换表。设电路的初态 将001作为电路的新的初态，有 列状态转换表。列状态转换表。CP的顺序的顺序012345610 0Q100 010 111 111 101 000 001 00Q3Q200 1010 1001 01Y000001

8、000010 0 Q1 n00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Q3 nQ2 n0 0 Q1n110 1 11 0 01 1 10 0 00 1 01 0 01 1 0Q3n1Q2n10 0 0 0 1 1 0 0 Y 画状态转换图。画状态转换图。000001011CP的顺序的顺序012345610 0Q100 010 111 111 101 000 001 00Q3Q200 1010 1001 01Y00000100001Q3Q2Q1Y00111100110010101000101 画时序图。画时序图。Q3Q2Q1CPCP1023456789Y0 00 01

9、 10 00 00 00 00 00 01 11 10 01 11 11 10 01 11 10 00 01 10 00 00 00 00 01 10 01 11 11 11 11 10 00 01 10 00 00 00 0Q3Q2Q100000101111110011001010101000001Y 分析逻辑功能。分析逻辑功能。Q3Q2Q100000101111110011001010101000001Y 由状态转换图可知，电路实现了由状态转换图可知，电路实现了6进制进制计数功能，能自启动。计数功能，能自启动。【例例 2】分析所示同步时序电路的逻辑功能】分析所示同步时序电路的逻辑功能 P3

10、00(三三)。1JC11K1JC11KFF1FF2CPYQ1Q1Q2Q2 写出输出方程和驱动（激励）方程。写出输出方程和驱动（激励）方程。求状态方程。求状态方程。Q2Q1Y 列状态转换表，画状态转换图。列状态转换表，画状态转换图。0 Q1 n00 11 01 1Q2 n0Q1n11100000Q2n10 0 1 1 Y 分析逻辑功能。分析逻辑功能。由状态转换图可知，电路实现了由状态转换图可知，电路实现了3进进制计数功能，能自启动。制计数功能，能自启动。100001110011【例例 3】分析所示同步时序电路的逻辑功能。】分析所示同步时序电路的逻辑功能。求输出方程和激励方程。求输出方程和激励方程

11、求状态方程。求状态方程。列状态表。列状态表。01/010/000/011/011/100/010/001/0当外部输入X=0时，状态转移按0001101100规律变化，实现4进制加法计数的功能；当X=1时，状态转移按0011100100规律变化，实现4进制减法计数器的功能。画状态图。画状态图。逻辑功能分析。逻辑功能分析。01/010/000/011/011/100/010/001/0【例【例4】分析图示时序电路，要求写出其状态方程，分析图示时序电路，要求写出其状态方程，Q1、Q2、Q3的状态转换图，说明能否自启动。的状态转换图，说明能否自启动。0 0 Q1 n00 0 10 1 00 1 1

12、1 0 01 0 11 1 01 1 1Q3 nQ2 n0 0 Q1n110 1 11 0 11 1 10 0 10 0 01 0 11 1 0Q3n1Q2n1000001011Q3Q2Q1111101110001010电路实现了能自启动的电路实现了能自启动的6进制计数功能。进制计数功能。小结小结基本要求：基本要求：1.了解时序电路的特点及分类；了解时序电路的特点及分类；2.掌握同步时序电路的分析方法。掌握同步时序电路的分析方法。作业：作业：P301 思考题和习题思考题和习题5-1题、题、5-2题题第五章第五章 时序逻辑电路时序逻辑电路 内容提要 本章首先讲述时序电路的特点，然本章首先讲述时序

13、电路的特点，然后重点介绍后重点介绍时序电路的分析和设计方法时序电路的分析和设计方法及步骤及步骤，最后介绍了几种常用中规模时，最后介绍了几种常用中规模时序电路，包括：序电路，包括：寄存器、移位寄存器、寄存器、移位寄存器、计数器计数器等。等。【】内容内容回顾回顾逻逻辑辑电电路路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路门电路门电路触发器触发器 5.1 概述概述【】内容内容回顾回顾 第一，时序逻辑电路包含组合逻辑电路和存储电路两部分，存储电路具有记忆功能，通常由触发器组成；第二，存储电路的状态反馈到组合逻辑电路的输入端，与外部输入信号共同决定组合逻辑电路的输出。时序逻辑电路有两个特点：时序逻辑

14、电路有两个特点：【】内容内容回顾回顾输出方程驱动方程（或激励方程）状态方程时序逻辑电路的分类：时序逻辑电路的分类：根据存储电路的动作特点根据存储电路的动作特点同步同步时序电路时序电路异步异步时序电路时序电路按输出信号的特点按输出信号的特点米利（米利（Mealy）型型时序电路时序电路穆尔穆尔(Moore)型型时序电路时序电路【】内容内容回顾回顾 根根据据逻逻辑辑图图写写出出时时序序电电路路的的各各触触发发器器的的驱驱动动方程和输出方程方程和输出方程。根根据据已已求求出出的的驱驱动动方方程程和和所所用用触触发发器器的的特特征征方程方程，获得时序电路的获得时序电路的状态方程状态方程。根根据据时时序序

15、电电路路的的状状态态方方程程和和输输出出方方程程，建建立立状态转移表状态转移表，进而进而画出状态图和波形图画出状态图和波形图等。等。分析电路的逻辑功能分析电路的逻辑功能,并检查是否能自启动。并检查是否能自启动。5.2 时序逻辑电路的分析方法时序逻辑电路的分析方法同步时序电路的分析步骤：同步时序电路的分析步骤：【】内容内容回顾回顾5.3.1 寄存器和移位寄存器寄存器和移位寄存器5.3 若干常用时序逻辑电路若干常用时序逻辑电路寄存器是用来存放数据的，应用于各类数字系统和计寄存器是用来存放数据的，应用于各类数字系统和计算机中。算机中。一、寄存器一、寄存器ENAENBLDBLDACPD0D1D2D3Q

16、0Q1Q2Q3RDCC4076 所谓所谓“移位移位”，就是将寄存器所存各，就是将寄存器所存各位位 数据，在每个移位脉冲的作用下，向左数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它或向右移动一位。根据移位方向，常把它分成分成左移寄存器左移寄存器、右移寄存器右移寄存器 和和 双向移双向移位寄存器位寄存器三种：三种：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c)二、移位寄存器二、移位寄存器Q0n+1=D0 DIQ1n+1=D1 Q Q0 0Q2n+1=D2 Q Q1 1Q3n+1=D3 Q Q2 2由于触发器传输延迟时间的存在，每来一个

17、CP脉冲，各触发器将按以下规律变化：从DI端输入一个数据送给FF0保存，将FF0中原来保存的数据送FF1保存EWB仿真移位寄存器的工作原理移位寄存器的工作原理右移右移串行串行输入输入左移左移串行串行输入输入并行输入并行输入工作方式工作方式控制控制并行输出并行输出D0D1D2D3DIRDILGNDRDVCCQ0Q1Q2Q3S1S0CP16151413121110913456782Q0Q1Q2Q3CP S1S074LS194RDD0D1D2D3DIRDIL双向移位寄存器双向移位寄存器74LS19474LS194可实现可实现串入串出串入串出串入并出串入并出并入并出并入并出并入串出并入串出四种功能。四

18、种功能。01111直接清零直接清零/RDS1 S0功功 能能0 00 11 01 1保保 持持右右 移移左左 移移 并行输入并行输入 D0D1D2D3DIRDILGNDRDVCCQ0Q1Q2Q3S1S0CP16151413 121110913456782Q0Q1Q2Q3CP S1S074LS194RDD0D1D2D3DIRDIL74164的引脚图的引脚图8位串行输入并行输出位串行输入并行输出74164构成的数字显示系统构成的数字显示系统串行输入端输出端输出端清零端（低电平有效）时钟端功能功能表表L HLHHH输入端输出端CLR CLKABQAQBQHHLHLLLLHQAnQGnLQAnQGnL

19、QAnQGnQA0 QB0QH0移位寄存器的应用移位寄存器的应用数字显示系统数字显示系统EWB仿真Q1,Q3Q8Q2 Q5Q6Q11Q4 Q7Q10CPQ9Q12CP4.135.3.1 寄存器和移位寄存器寄存器和移位寄存器5.3 若干常用时序逻辑电路若干常用时序逻辑电路寄存器是用来存放数据的，应用于各类数字系统和计寄存器是用来存放数据的，应用于各类数字系统和计算机中。算机中。一、寄存器一、寄存器【】内容内容回顾回顾ENAENBLDBLDACPD0D1D2D3Q0Q1Q2Q3RDCC4076 所谓所谓“移位移位”，就是将寄存器所存各，就是将寄存器所存各位位 数据，在每个移位脉冲的作用下，向左数据

20、在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它或向右移动一位。根据移位方向，常把它分成分成左移寄存器左移寄存器、右移寄存器右移寄存器 和和 双向移双向移位寄存器位寄存器三种：三种：二、移位寄存器二、移位寄存器【】内容内容回顾回顾右移右移串行串行输入输入左移左移串行串行输入输入并行输入并行输入工作方式工作方式控制控制并行输出并行输出D0D1D2D3DIRDILGNDRDVCCQ0Q1Q2Q3S1S0CP16151413121110913456782Q0Q1Q2Q3CP S1S074LS194RDD0D1D2D3DIRDIL双向移位寄存器双向移位寄存器74LS19474LS19

21、4可实现可实现串入串出串入串出串入并出串入并出并入并出并入并出并入串出并入串出四种功能。四种功能。01111直接清零直接清零/RDS1 S0功功 能能0 00 11 01 1保保 持持右右 移移左左 移移 并行输入并行输入 D0D1D2D3DIRDILGNDRDVCCQ0Q1Q2Q3S1S0CP16151413 121110913456782Q0Q1Q2Q3CP S1S074LS194RDD0D1D2D3DIRDIL5.3.2 计数器计数器计数器是用来计数器是用来记忆输入脉冲个数记忆输入脉冲个数的逻辑部件；可的逻辑部件；可用于用于定时、分频、产生节拍脉冲定时、分频、产生节拍脉冲及进行数字运算及

22、进行数字运算等等。等等。计数器的分类计数器的分类按工作方式分：按工作方式分：同步计数器和异步计数器。同步计数器和异步计数器。按功能分：按功能分：加法计数器、减法计数器和可逆计数器。加法计数器、减法计数器和可逆计数器。按数字的编码方式分：按数字的编码方式分：二进制计数器、十进制计数二进制计数器、十进制计数器、二十进制计数器、循环码计数器等。器、二十进制计数器、循环码计数器等。按计数器的计数容量来分：按计数器的计数容量来分：七进制计数器、十进制七进制计数器、十进制计数器、六十进制计数器等等。计数器、六十进制计数器等等。一、同步二进制计数器一、同步二进制计数器驱动方程驱动方程:输出方程：输出方程：状

23、态方程：状态方程：1.由由T触发器构成的计数器触发器构成的计数器Q4Q3Q2Q1C00100011010000010000010000001010110100010101001101111000111111111101101000000000Q0的输出的波形的频率是的输出的波形的频率是CP的的1/2。Q1的输出的波形的频率是的输出的波形的频率是CP的的1/4。Q2的输出的波形的频率是的输出的波形的频率是CP的的1/8。Q3的输出的波形的频率是的输出的波形的频率是CP的的1/16。二分频二分频四分频四分频八分频八分频十六分频十六分频CPQ0Q1Q2Q3C1 2 3 4 5 6 7 8 9 101

24、1 121314 15162.74161计数器计数器最常用的芯片最常用的芯片CP：计数脉冲输入端，计数脉冲输入端，上升沿有效上升沿有效。RD：异步清异步清0端，低电平有效。端，低电平有效。LD：同步预置数控制端，低电平有效，将预置输同步预置数控制端，低电平有效，将预置输入端入端D、C、B、A的数据送至输出端，即的数据送至输出端，即QDQCQBQA=DCBA。EP、ET：计计数数器器工工作作状状态态控控制制端端，高高电电平平有有效效，只只有有当当RD=LD=1，EP=ET=1，在在CP作作用用下下计计数数器器才才能能正正常常计计数数。当当EP、ET中有一个为低时，计数器处中有一个为低时，计数器处

25、于保持状态。于保持状态。74161功能表 RD注意：注意：该芯片的使用该芯片的使用EE（C=0）3.二进制减法计数器二进制减法计数器11101101110011110000100000010111010100001100111010101001001000100100011000000000Q4Q3Q2Q1B驱动方程驱动方程:二进制加法计数和二进制减法计数的运算规则，二进制加法计数和二进制减法计数的运算规则，请参阅请参阅P241和和P247相关内容。相关内容。4.同步十六进制加减法计数器同步十六进制加减法计数器使使能能控控制制端端预预置置数数控控制制端端数据输入端数据输入端数据输出端数据输出端

26、加减计数控制端加减计数控制端时钟输入端时钟输入端进位借位信号进位借位信号输出端输出端串行时钟输出端串行时钟输出端CPISLDU/D工作状态11保持0预置数010加法计数011减法计数注意：该芯注意：该芯片的使用片的使用CP：计数脉冲输入端，计数脉冲输入端，上升沿有效上升沿有效。二、同步十进制计数器二、同步十进制计数器Q0Q1Q2Q3EPCP74160ETRDLDCD0D1D2D3-74160RD为异步清为异步清0端，低电平有效。端，低电平有效。LD为同步预置端，低电平有效，将预置输入端为同步预置端，低电平有效，将预置输入端D3、D2、D1、D0的数据送至输出端，即的数据送至输出端，即Q3Q2Q

27、1Q0=D3D2D1D0。EP、ET为为计计数数器器允允许许控控制制端端，高高电电平平有有效效，只只有有当当RD=LD=1，EP=ET=1，在在CP作作用用下下计计数数器器才才能能正正常常计计数数。当当EP、ET中有一个为低时，计数器处中有一个为低时，计数器处于保持状态。于保持状态。Q0Q1Q2Q3EPCP74160ETRDLDCD0D1D2D3同步十进制加同步十进制加/减计数器减计数器-74LS19074LS190的加的加/减控制信号减控制信号U/D=0时作加法计数；时作加法计数；U/D=1时作减法计数。时作减法计数。其他各输入端、输出端的功能及用法与其他各输入端、输出端的功能及用法与74L

28、S191完全完全相同，功能表参见相同，功能表参见74LS191的功能表。的功能表。三、异步计数器三、异步计数器 在异步计数器中，有的触发器直接受在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发器则是把输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟其它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间脉冲，因此各个触发器状态变换的时间先后不一，故被称为先后不一，故被称为“异步计数器异步计数器”。1.三位二进制异步加法计数器三位二进制异步加法计数器CPQ0Q1Q2S1JC 11KRS1JC 11KR1JC 11K1 R1JC 11K1 R&FF0FF1

29、FF2Q0Q1Q2&R01R02CP2CP1&S92S91Q3FF32.二二-五五-十进制计数器十进制计数器-74LS2905.3.1 寄存器和移位寄存器寄存器和移位寄存器5.3 若干常用时序逻辑电路若干常用时序逻辑电路寄存器是用来存放数据的，应用于各类数字系统和计寄存器是用来存放数据的，应用于各类数字系统和计算机中。算机中。一、寄存器一、寄存器【】内容内容回顾回顾二、移位寄存器二、移位寄存器-74LS19401111直接清零直接清零/RDS1 S0功功 能能0 00 11 01 1保保 持持右右 移移左左 移移 并行输入并行输入 5.3.2 计数器计数器计数器是用来计数器是用来记忆输入脉冲个

30、数记忆输入脉冲个数的逻辑部件。的逻辑部件。计数器的分类计数器的分类按工作方式分：同步计数器和异步计数器。按工作方式分：同步计数器和异步计数器。按功能分：加法计数器、减法计数器和可逆计数器。按功能分：加法计数器、减法计数器和可逆计数器。按数字的编码方式分：二进制计数器、十进制计数按数字的编码方式分：二进制计数器、十进制计数器、二十进制计数器、循环码计数器等。器、二十进制计数器、循环码计数器等。按计数器的计数容量来分：七进制计数器、十进制按计数器的计数容量来分：七进制计数器、十进制计数器、六十进制计数器等等。计数器、六十进制计数器等等。【】内容内容回顾回顾一、同步二进制计数器一、同步二进制计数器1

31、由由T触发器构成的计数器触发器构成的计数器【】内容内容回顾回顾Q4Q3Q2Q1C00100011010000010000010000001010110100010101001101111000111111111101101000000000CP：计数脉冲输入端，计数脉冲输入端，上升沿有效上升沿有效。RD：异步清异步清0端，低电平有效。端，低电平有效。LD：同步预置数控制端，低电平有效，同步预置数控制端，低电平有效，将预置输入端将预置输入端D、C、B、A的数据送至输出端，即的数据送至输出端，即QDQCQBQA=DCBA。EP、ET：计计数数器器工工作作状状态态控控制制端端，高高电电平平有有效效

32、只只有有当当RD=LD=1，EP=ET=1，在在CP作作用用下下计计数数器器才才能能正正常常计计数数。当当EP、ET中有一个为低时，计数器处中有一个为低时，计数器处于保持状态。于保持状态。2.74161计数器计数器【】内容内容回顾回顾74161功能表 RD注意：注意：该芯片的使用该芯片的使用EE（C=0）【】内容内容回顾回顾3.二进制减法计数器二进制减法计数器11101101110011110000100000010111010100001100111010101001001000100100011000000000Q4Q3Q2Q1B【】内容内容回顾回顾4.同步十六进制加减法计数器同步十六进

33、制加减法计数器使使能能控控制制端端预预置置数数控控制制端端数据输入端数据输入端数据输出端数据输出端加减计数控制端加减计数控制端时钟输入端时钟输入端进位借位信号进位借位信号输出端输出端串行时钟输出端串行时钟输出端【】内容内容回顾回顾CPISLDU/D工作状态11保持0预置数010加法计数011减法计数注意：该芯注意：该芯片的使用片的使用CP：计数脉冲输入端，计数脉冲输入端，上升沿有效上升沿有效。二、同步十进制计数器二、同步十进制计数器Q0Q1Q2Q3EPCP74160ETRDLDCD0D1D2D3-74160RD为异步清为异步清0端，低电平有效。端，低电平有效。LD为同步预置端，低电平有效，将预

34、置输入端为同步预置端，低电平有效，将预置输入端D3、D2、D1、D0的数据送至输出端，即的数据送至输出端，即Q3Q2Q1Q0=D3D2D1D0。EP、ET为为计计数数器器允允许许控控制制端端，高高电电平平有有效效，只只有有当当RD=LD=1，EP=ET=1，在在CP作作用用下下计计数数器器才才能能正正常常计计数数。当当EP、ET中有一个为低时，计数器处中有一个为低时，计数器处于保持状态。于保持状态。【】内容内容回顾回顾注意：注意：该芯片的使用该芯片的使用【】内容内容回顾回顾同步十进制加同步十进制加/减计数器减计数器-74LS19074LS190的加的加/减控制信号减控制信号U/D=0时作加法计

35、数；时作加法计数；U/D=1时作减法计数。时作减法计数。其他各输入端、输出端的功能及用法与其他各输入端、输出端的功能及用法与74LS191完全完全相同，功能表参见相同，功能表参见74LS191的功能表。的功能表。【】内容内容回顾回顾三、异步计数器三、异步计数器 在异步计数器中，有的触发器直接受在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发器则是把输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟其它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间脉冲，因此各个触发器状态变换的时间先后不一，故被称为先后不一，故被称为“异步计数器异步计数器”。【】内容

36、内容回顾回顾1.三位二进制异步加法计数器三位二进制异步加法计数器CPQ0Q1Q2【】内容内容回顾回顾常用TTL计数器 四、四、任意进制计数器的构成方法任意进制计数器的构成方法 设计数器的最大计数值为N，若要得到一个M(N)进制的计数器，则只要在N进制计数器的顺序计数过程中，设法使之跳过(N-M)个状态，只在M个状态中循环就可以了。1.MN的情况的情况如果要求实现的进制M超过单片计数器的计数范围时，必须将多片计数器级联，才能实现M进制计数器。【例】用【例】用7416074160实现实现100100进制计数器。进制计数器。(1)并行进位并行进位，M=100=10*10。CP计数输入计数输入Q0Q1

37、Q2Q3EPCP74160ETRDLDCD0D1D2D31进位输出进位输出1Q0Q1Q2Q3EPCP74160ETRDLDCD0D1D2D31【例】用【例】用7416074160实现实现100100进制计数器。进制计数器。(2)串行进位串行进位，M=100=10*10。CP计数输入计数输入Q0Q1Q2Q3EPCP74160ETRDLDCD0D1D2D311Q0Q1Q2Q3EPCP74160ETRDLDCD0D1D2D3111？思考：思考：为什么进位端要加一个反为什么进位端要加一个反相器？不加会有什么结果？相器？不加会有什么结果？四、四、任意进制计数器的构成方法任意进制计数器的构成方法 设计数器

38、的最大计数值为N，若要得到一个M(N)进制的计数器，则只要在N进制计数器的顺序计数过程中，设法使之跳过(N-M)个状态，只在M个状态中循环就可以了。1.MN的情况的情况 如果要求实现的进制如果要求实现的进制 M 超过单片计数器的计数范超过单片计数器的计数范围时，围时，必须将多片计数器级联，才能实现必须将多片计数器级联，才能实现M进制计数进制计数器。器。【】内容内容回顾回顾【例】用【例】用7416074160实现实现6363进制计数器。进制计数器。整体置零法整体置零法进位输出进位输出&M=63，在在SM=S63=0110 0011处反馈清零。处反馈清零。Q0Q1Q2Q3EPCP74160ETRD

39、LDCD0D1D2D3Q0Q1Q2Q3EPCP74160ETRDLDCD0D1D2D3CP计数输入计数输入111【例】用【例】用7416074160实现实现6363进制计数器。进制计数器。整体置整体置0法法进位输出进位输出&i=0,M=63，在在Si+M-1=S62=0110 0010处反馈置零。处反馈置零。Q0Q1Q2Q3EPCP74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCP74160ETRDLDCD0D1D2D3CP计数输入计数输入111五、计数器的应用五、计数器的应用 1.1.用计数器实现顺序脉冲发生器用计数器实现顺序脉冲发生器顺序脉冲发生器顺序脉冲发生器(节拍发生器节

40、拍发生器)是用来产生在是用来产生在时间上有一定先后顺序的脉冲信号的电路时间上有一定先后顺序的脉冲信号的电路.可可由计数器和译码器组合而成由计数器和译码器组合而成.序序列列信信号号发发生生器器是是能能够够循循环环产产生生一一组组或或多多组组序序列列信信号号的的时时序序电电路路，它它可可以以用用计计数数器器和和数数据据选选择择器器实实现现，也可采用带反馈逻辑电路的移位寄存器构成。也可采用带反馈逻辑电路的移位寄存器构成。五、计数器的应用五、计数器的应用 2.2.序列信号发生器序列信号发生器 五、计数器的应用五、计数器的应用 3.3.用计数器实现数字频率计用计数器实现数字频率计五、计数器的应用五、计数

41、器的应用 3.3.用计数器实现数字频率计用计数器实现数字频率计小结小结基本要求：基本要求：1.掌握掌握74160个管脚的功能；个管脚的功能；2.掌握用掌握用74160实现不同进制的方法。实现不同进制的方法。作业：作业：P302 思考题和习题思考题和习题5-8题、题、5-9题、题、5-10题题5.11M=1时，时，D3D2D1D00110，则计数器为则计数器为9416进制计数器。进制计数器。74161为十六进制计数器，本图中采用置数法为十六进制计数器，本图中采用置数法M=0时，时，D3D2D1D00010，则计数器为则计数器为9218进制计数器。进制计数器。5.1274160为十进制计数器，本图

42、中采用置数法为十进制计数器，本图中采用置数法A=1时，时，D3D2D1D00000，则计数器为则计数器为110112 进制计数器。进制计数器。A=0时，时，D3D2D1D00000，则计数器为则计数器为90110进制计数器。进制计数器。P304 图P5.15为多少进制的计数器P304 图P5.16为多少进制的计数器P305 图P5.17为多少进制的计数器63进制的计数器进制的计数器30进制的计数器进制的计数器83516+2+1进制的计数器进制的计数器1.逻辑抽象逻辑抽象,建立原始状态图和状态表建立原始状态图和状态表 分析题意，确定输入、输出变量以及电路的状态数;定义输入、输出逻辑状态和电路状态

43、的含义;确定状态之间的转换关系，画出原始状态图，列出原始状态表。2.状态化简状态化简 在状态表中若两个状态在相同的输入条件下都有相同的输出,并且在相同的输入条件下次态也相同，称两个状态为等价状态等价状态。凡是相互等价的状态可以合并成一个状态。5.4 同步时序电路的设计方法同步时序电路的设计方法3.状态分配（状态编码）状态分配（状态编码）状态分配状态分配就是给每一种状态分配一个二进制代码。就是给每一种状态分配一个二进制代码。n触发器的个数；M 时序电路状态个数。4.求出电路的输出方程和状态方程，根据选定的求出电路的输出方程和状态方程，根据选定的触发器类型，求出驱动方程。触发器类型，求出驱动方程。

44、5.根据求出的输出方程和驱动方程，画出逻辑图。根据求出的输出方程和驱动方程，画出逻辑图。6.检查电路是否能自启动，如不能，返回步骤检查电路是否能自启动，如不能，返回步骤4。同步时序电路的设计过程同步时序电路的设计过程 将将M分分解解为为M=M1M2Mn，用用n片片计计数数器器分分别别组组成成值值为为M1、M2、Mn的的计计数数器器，然然后后再再将将它它们们串串行行进位或并行进位进位或并行进位后组成后组成M进制计数器。进制计数器。先先将将n片片计计数数器器级级联联组组成成最最大大计计数数值值NM的的计计数数器器，然然后后采采用用整整体体置置零零 或或整整体体置置数数的的方方法法实实现现M进进制制

45、计计数器。数器。2.MN的情况的情况 如果要求实现的进制如果要求实现的进制 M 超过单片计数器的计数范超过单片计数器的计数范围时，围时，必须将多片计数器级联，才能实现必须将多片计数器级联，才能实现M进制计数进制计数器。器。【】内容内容回顾回顾1.逻辑抽象逻辑抽象,建立原始状态图和状态表建立原始状态图和状态表 分析题意，确定输入、输出变量以及电路的状态数;定义输入、输出逻辑状态和电路状态的含义;确定状态之间的转换关系，画出原始状态图，列出原始状态表。2.状态化简状态化简 在状态表中若两个状态在相同的输入条件下都有相同的输出,并且在相同的输入条件下次态也相同，称两个状态为等价状态等价状态。凡是相互

46、等价的状态可以合并成一个状态。5.4 同步时序电路的设计方法同步时序电路的设计方法【】内容内容回顾回顾3.状态分配（状态编码）状态分配（状态编码）状态分配状态分配就是给每一种状态分配一个二进制代码。就是给每一种状态分配一个二进制代码。n触发器的个数；M 时序电路状态个数。4.求出电路的输出方程和状态方程，根据选定的求出电路的输出方程和状态方程，根据选定的触发器类型，求出驱动方程。触发器类型，求出驱动方程。5.根据求出的输出方程和驱动方程，画出逻辑图。根据求出的输出方程和驱动方程，画出逻辑图。6.检查电路是否能自启动，如不能，返回步骤检查电路是否能自启动，如不能，返回步骤4。【】内容内容回顾回顾

47、同步时序电路的设计过程同步时序电路的设计过程【】内容内容回顾回顾【例】【例】用用JK触发器设计一个六进制同步计数器触发器设计一个六进制同步计数器。(1)(1)原始状态转换图原始状态转换图 （逻辑抽象）（逻辑抽象）S0S1S2S5S4S3000001(2)(2)状态分配状态分配取二进制自然码顺序取二进制自然码顺序得到状态转换图。得到状态转换图。000001010101100011000001000001010101100011000001(3)(3)求方程求方程Q2Q1Q00001111001 XXX/X 100/0101/0000/1011/0001/0010/0XXX/X 填次态卡诺图填次态

48、卡诺图Q2Q1Q00001111001 XXX/X 100/0101/0000/1011/0001/0010/0XXX/X Q2Q1Q00001111001 X 110000X Q2Q1Q00001111001 XXX/X 100/0101/0000/1011/0001/0010/0XXX/X Q2Q1Q00001111001 X 000101X Q2Q1Q00001111001 XXX/X 100/0101/0000/1011/0001/0010/0XXX/X Q2Q1Q00001111001 X 010110X Q2Q1Q00001111001 XXX/X 100/0101/0000/10

49、11/0001/0010/0XXX/X Q2Q1Q00001111001 X 001000X 选用选用J、K触发器触发器(4)(4)画逻辑图画逻辑图1JC11K1JC11KFF1&FF0Q0Q1CP1JC11K&FF2C&Q2(5)(5)检查自启动检查自启动将无效状态将无效状态110110和和111111分别代入状态方程和输分别代入状态方程和输出方程，得出方程，得110 111 00000因为因为000000是有效状态，所以电路能自启动。是有效状态，所以电路能自启动。00000101010110001100000111011100同步时序电路的设计过程同步时序电路的设计过程 该电路的输入变量为

50、X，代表输入串行序列，输出变量为Z，表示检测结果。【例】【例】试用试用JK触发器完成触发器完成“111”序列检测器设计。序列检测器设计。若输入三个连续的若输入三个连续的1输出为输出为1，否则输出为，否则输出为0。建立原始状态图和原始状态表建立原始状态图和原始状态表S0：初始状态，表示电路还没有收到1或连续的1。S1：表示电路收到了一个1的状态。S2：表示电路收到了连续两个1的状态。S3：表示电路收到了连续三个或三个以上1的状态。画原始状态图画原始状态图S00/0S10/0X/ZS2S31/01/10/00/01/11/0状态化简状态化简S00/0S10/0X/ZS21/01/10/01/0S