数电课设报告电子脉搏计设计说明.docx
《数电课设报告电子脉搏计设计说明.docx》由会员分享,可在线阅读,更多相关《数电课设报告电子脉搏计设计说明.docx(18页珍藏版)》请在三一文库上搜索。
1、数字电子技术课程设计报告题目:电子脉搏计设计班 级: 姓 名: 指 导 老 师: 组 号: 216 / 18目录第一章 设计设计任务与要求.1第二章 方案设计与论证.12.1方案一.12.2方案二.22.3总结方案.22.4设计原理与方框图.3第三章 各单元电路电路设计与分析.33.1四倍频电路.33.2脉搏计数电路.43.3计时控制电路.53.4时钟信号产生电路.63.5译码显示电路.7第四章 总体电路原理图与元件清单.7第五章 电路仿真与仿真结果分析.9第六章 作品照片图.10第七章 心得体会.11第八章 参考文献.12第九章 附页.13电子脉搏计一、设计设计任务与要求用中小规模集成块模拟
2、世贤电子脉搏计逻辑控制电路的具体要求如下:(1) 实现在15s测量1min的脉搏数。(2) 用数码管将测得的脉搏数用数字的形式显示。(3)正常人的脉搏数为6080次/min,婴儿的为90100次/min,老人为100150次/min,可通过与上述正常脉搏数比较,给出测脉搏人的脉搏数高出或低出正常围的数值。二、方案设计与论证方案一1. 传感器 将脉搏跳动信号转换为与此相对应的电脉冲信号。2. 放大整形电路 把传感器的微弱电流放大,微弱电压放大。3. 四倍频器 将整形后所得到的脉冲信号的频率提高。如将15s传感器所获得的信号频率4倍频,即可得到对应一分钟的脉冲数,从而缩短测量时间。4. 控制电路
3、用555定时器以保证在基准时间控制下,使4倍频后的脉冲信号送到计数、显示电路中。5. 计数、译码、显示电路 用来读出脉搏数,并以十进制数的形式由数码管显示出。6. 电源电路 按电路要求提供符合要求的直流电源。 上述测量过程中,由于对脉冲进行了4倍频,计数时间也相应地缩短了4倍(15s),而数码管显示的数字却是lmin的脉搏跳动次数。用这种方案测量的误差为4次min,测量时间越短,误差也就越大。方案二与方案一相比,信号发生与采集、定时电路、计数译码显示电路不变。其他有所改变。2)放大电路用普通运放进行发大,为达到高输入阻抗的要求,采用同相比例放大。3)低通滤波在运放的反馈电阻上并联一个电容,达到
4、滤波的效果。4)整形电路通过运放组成的单限比较器进行脉冲整形。方案二的放大电路除了在阻抗匹配方面略显弱势之外,使用更为普遍。为了探索非门再放大方面的应用,选择了方案一。总结方案:综合上述方案,具体方案模块介绍如下:1. 脉搏模拟电路主要是产生一定频率的脉冲信号,来模拟人体的脉搏经过传感器和波形整形后的输出信号。该信号直接送给脉搏四倍频电路。2. 四倍频电路的作用是将脉搏模拟信号的频率增加四倍,即让计数器记录的数据为实际值的四倍。让我们在15s就可以读出1分钟的脉搏数。3. 时钟产生电路由555构成,主要是为整个电路提供一个基准时钟,让被测者能够对比时间与脉冲个数,来判断脉搏的快慢。4. 计时电
5、路接收时钟信号并计时,当计时到15s的时候,给JK触发器一个有效脉冲,让JK触发器通过与门控制脉搏信号与计数电路的通与断。5. 清零信号主要是为下一次计数做准备。当需要再一次测量时,只需按下清零信号键,使数据归零。就可以重新计数。6. 电源主要是为各个模块提供电能,使其正常工作,本设计采用5V直流供电,电源直接从数电实验箱上获得。设计原理与方框图脉搏计是用来测量心脏跳动次数的电子仪器,也是心电图的主要组成部分,它的基本功能应该是:(1) 用传感器将脉搏的跳动转换为电压信号,并加以放大整形和滤波。(2) 在短时间(15s)测出每分钟的脉搏数。简单脉搏计的框架如图7.11.所示。脉搏模拟电路脉搏四
6、倍频电路与门脉搏计数电路时钟信号产生电路电源电路使能信号锁存电路控制电路计时电路清零电路数码管显示电路图7.11.1 简单脉搏计的功能框图这里可用连续的时钟信号来模拟脉搏,以一个时钟信号模拟一次脉搏的输入,通过四倍频电路,可以实现15s检测出1min的脉搏数。三、 各单元电路设计与分析1. 四倍频电路在此电路中,输入脉冲由A点输入,由时钟CLK上升沿打入D触发器1,D触发器1输出信号B,B信号在下一个时钟的上升被打入下一级D触发器2,D触发器2输出信号C,再将B、C信号异或,即可得到脉冲宽度为一个时钟周期的倍频信号。四倍频电路的逻辑电路图如图7.11。2所示。其工作原理为:当a点为低电平稳定时
7、b点为0。a=b,c=0。当a由低变高时,第一个异或输出为高。给电容充电,b点电压逐渐升高,当电压达到异或门的阈值电压2V时,c点为低。高电平时间由R1,C1的值共同确定。当a点由高到低时,b点电压不变,且电容开始放电,此时,a=!b,c点电位为高,直到电容放电致电压小于2V,c点跳变为低。整个过程组成一个二倍频电路,两个二倍频电路构成一个四倍频电路。输入与输出波形如图32所示。输入脉搏信号用250HZ的矩形波,T=4ms。前级二倍频电路的高电平应为2ms。经计算得:TW=0.7RC=0.76K0.47uF=1.974ms。为使上升沿分布均匀,二级倍频电路的高电平应小于1/2TW。且如果电容
8、过大,则波形可能出现丢步现象。故我们只需要分布均匀的上升沿即可。所以:TW2=0.7RC=0.70.23K0.47uF=0.075ms图7.11.2四倍频逻辑电路图2. 脉搏计数电路脉搏计数电路主要用到两个十进制计数器74LS160,该元件功能为:ENT、ENP为芯片的使能端,当ENT、ENP接高电平时芯片处于工作状态,接低电平时处于休眠状态。我们将这两端接高电平,使它一直工作。CLR为清零端,CLR=0,QAQD输出为0,CLR=1,芯片正常工作。LOAD为同步置数端,低电平有效,当LOAD为低,且有下降沿来时,A、B、C、D四个数就并行置入,从QA、QB、QC、QD输出。RCO为进位端。即
9、由9变为0时,该端出现一个高电平。脉搏计数电路主要用到计数器74LS161.在两个芯片级联时,分同步级联与异步级联。同步级联的方法不仅电路简单,而且功耗较低,因为十位数据显示端只在进位信号来的时候工作,其余时间不工作,而异步级联十位数据显示一直工作,经电流表测量,同步级联电流为0.888uA,异步级联电流为0.972uA,故采用同步级联的方法。将个位数据计数器的进位端与十位数据的使能端连接起来,把两个芯片的LOAD与CLR都接高电平,两个CLK端连接起来模拟的脉冲信号输出端XFG1每来一个上升沿,数码管显示的数字就会加1。其电路连接如图7.11.3所示。图7.11.3 脉搏计数电路图3.计时控
10、制电路计时控制电路如图7.11.4所示,74LS161是一个十六进制的计数器。ENT、ENP和A接高电平,使芯片工作,A、B、C、D接低电平,即当LOAD为低电平时,74LS161置1。芯片的CLR接R3与开关,组成清零电路。当开关闭合时,CLR=1,芯片正常计数。当开关打开时,CL,R=0芯片清零。RCO为进位信号短,当计数到15时,QAQD输出高电平,下一个时钟来时,QAQD输出为0、0、0、0.RCO来一个上升沿经过一个非门引到LOAD端,即进位时钟给LOAD一个低电平,使其置数。这样计数器从1计到15然后返回1.这样组成了一个十五进制计数器。RCO端输出为一个十五分频波形。4个发光二极
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数电课设 报告 电子 脉搏计 设计 说明
